KR19990006174A

KR19990006174A - 반도체 소자의 TiN막 형성방법

Info

Publication number: KR19990006174A
Application number: KR1019970030396A
Authority: KR
Inventors: 조경수
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-06-30
Filing date: 1997-06-30
Publication date: 1999-01-25

Abstract

본 발명은 반도체 소자의 확산방지막으로 사용되는 TiN막 형성방법에 관한 것으로서, 보다 자세하게는 TiN막에 열처리를 시켜 TiN막을 결정화(Crystallization) 시킴으로서, 낮은 저항치를 가질 수 있는 반도체 소자의 TiN막 형성방법에 관한 것이다.

본 발명은 증착장치내에 반도체 기판을 제공하는 단계; 상기 반도체 기판에 TiN막을 증착시키는 공정; 및 상기 TiN막에 열처리를 실시하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 TiN막 형성방법을 제공한다. 또한, 상기 증착 및 열처리 공정을 반복실시하는 반도체 소자의 TiN막 형성방법도 제공한다.

Description

반도체 소자의 TiN막 형성방법

본 발명은 반도체 소자의 확산방지막으로 사용되는 TiN막 형성방법에 관한 것으로서, 특히 낮은 저항치를 갖는 반도체 소자의 TiN막 형성방법에 관한 것이다.

반도체 소자의 확산방지막은 금속배선과 웨이퍼가 그 접합계면에서 서로 반응하여, 스파이크등의 금속배선 손상을 방지하는 역할을 한다. 그러나, 확산방지막이 있음으로 해서, 그것이 하나의 전기적 저항으로 작용하여 반도체 소자의 동작속도를 저하시키거나, 그 특성을 저하시키지 말아야 한다.

종래의 일반적인 경우, 반도체 소자의 확산방지막으로서 티타늄나이트라이드(TiN)가 사용되었다. TiN은 그 원자구조가 조밀하여, 확산방지막으로서의 우수한 역할을 하였다.

그러나, 종래의 일반적인 경우 화학기상증착법으로 TiN막을 형성하기 때문에, 그 스텝 커버리지가 우수한 반면, TiN막이 비결정질로 증착되기 때문에 그 전기적 저항도가 비교적 높았다.

따라서, 확산방지막으로서의 기존의 특성을 보유함과 동시에, 전기적 저항이 낮은 TiN막 형성방법이 요망되고 있다.

본 발명은 상기와 같은 목적을 달성하기 위해, TiN막 형성시 그 결정(Crystal)을 크게하여, 결과적으로 전기적 저항을 감소시킬 수 있는 TiN막 형성방법을 제공하는데 그 목적이 있다.

도 1A 내지 도 1D는 본 발명에 따른 반도체 소자의 TiN막 형성방법을 설명하기 위한 공정도.

도면의 주요 부분에 대한 부호의 설명

1: 반도체 기판2: 산화막

3: 제1TiN막3': 열처리된 제1TiN막

4: 제2TiN막4': 열처리된 제2TiN막

상기와 같은 목적을 달성하기 위해 본 발명은, 증착장치내에 반도체 기판을 제공하는 단계; 상기 반도체 기판에 TiN막을 증착시키는 공정; 및 상기 TiN막에 열처리를 실시하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 TiN막 형성방법을 제공한다. 또한, 상기 증착 및 열처리 공정을 반복실시하는 반도체 소자의 TiN막 형성방법도 제공한다.

본 발명에 따르면, TiN막 증착후 열처리를 시킴으로 해서, 증착에 의해 비정질의 특성을 갖는 TiN막을 결정화(Crystallization)시킬 수 있다.

[실시예]

이하, 도면을 참조하여 본 발명을 보다 상세하게 설명한다.

도 1A 내지 도 1D는 본 실시예를 설명하기 위한 공정도이다.

우선 도 1A에 도시된 바와 같이 산화막(2)이 도포된 웨이퍼(1)를 CVD 장치내에 제공한 후, CVD법으로 제1TiN막(3)을 증착시킨다. 이때 소오스로서 TDMAT(Ti(N(CH₃)₂)₄, 또는 TDEAT(Ti(N(C₂H₅)₂)₄)를 사용하고, 증착온도는 500℃미만이며, 진공에서 진행 되도록 한다.

이때 형성되는 TiN(3)막은 CVD법으로 형성되어 비정질(Amorphous)막이며, 그 두께를 얇게하여 도 1B에 도시된 바와 같이 열처리후, 결정화(Crystallization)가 용이하도록 한다.

도 1B에서 3'는 결정화된 제1TiN막을 나타낸 것이다.

본 실시예에 따른 열처리의 공정조건은 질소, 아르곤 또는 헬륨가스의 분위기에서 공정압력 10 Torr이하, 공정시간 5분이하, 그리고 공정온도 300℃ 내지 600℃이다. 상기 열처리는 제1TiN막(3)의 증착을 진행한 동일 CVD 장치내에서 실시하여 불순물의 개입을 배제한다.

아울러, CVD 장치내에 산소의 함유량이 30% 이내가 되도록 하는데, 이는 TiN막이 산소와 화학적으로 반응하여 전기적 저항이 높은 물질을 형성하는 것을 방지하기 위해서이다.

상기 열처리 이전에 TiN막에 플라즈마 처리를 함으로써, TiN막에 함유된 불순물을 제거하고, TiN막의 분자구조를 균일하게 재배치하여 전기적 저항을 더욱 감소시킬 수 있다.

다음으로 제2TiN막(4)을 제1TiN막(3)과 동일한 공정으로 형성하고, 또한 동일한 공정으로 열처리시킨다. 아울러, 상기한 바와 같이 열처리 이전에 플라즈마 처리를 시킬 수 있다.

도 1D에서 4'는 제2TiN막(4)의 열처리 후의 상태, 즉 결정화된 상태를 나타낸 것이다.

본 실시예에서는 2개의 TiN막(3',4')을 형성하는 경우만 한정하여 설명했으나, 필요에 따라서 본 실시예에 따른 방법으로 2개 이상의 TiN막에 대한 증착 및 열처리공정을 반복 실시할 수 있다.

이상에서와 같이, 본 발명에 의하면, TiN막 증착후 열처리 공정을 실시하여, CVD법으로 형성된 비정질 TiN막을 결정화함으로써, 전기적 저항이 낮은 TiN막을 형성할 수 있다.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims

증착장치내에 반도체 기판을 제공하는 단계;

상기 반도체 기판에 TiN막을 증착시키는 공정; 및

상기 TiN막이 결정화되도록 열처리를 실시하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 TiN막 형성방법.
제1항에 있어서,

열처리를 실시하기 이전에 TiN막에 플라즈마처리를 실시하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 TiN막 형성방법.
제2항에 있어서, 상기 증착공정, 플라즈마 처리공정, 및 열처리 공정을 2회 이상 반복 실시하는 것을 특징으로 하는 반도체 소자의 TiN막 형성방법.
제1항에 있어서, 상기 증착공정 및 열처리 공정을 2회 이상 반복 실시하는 것을 특징으로 하는 반도체 소자의 TiN막 형성방법.
제1항에 있어서, 상기 증착공정과 열처리 공정을 동일 증착장치내에서 실시하는 것을 특징으로 하는 반도체 소자의 TiN막 형성방법.
제1항에 있어서, 상기 반도체 기판상에 TiN막 증착공정시,

TiN막 증착 소오스로 TDMAT(Ti(N(CH₃)₂)₄), 또는 TDEAT(Ti(N(C₂H₅)₂)₄)를 사용하고,

증착온도는 500℃미만이며,

진공에서 진행되도록 하는 것을 특징으로 하는 반도체 소자의 TiN막 형성방법.
제1항에 있어서, 상기 열처리공정은 질소, 아르곤 또는 헬륨가스의 분위기에서,

공정압력 10 Torr이하,

공정시간 5분이하, 그리고

공정온도 300℃ 내지 600℃에서 진행되는 것을 특징으로 하는 반도체 소자의 TiN막 형성방법.
제7항에 있어서, 상기 열처리 공정시 증착장치내의 산소함유량이 30% 미만인 것을 특징으로 하는 반도체 소자의 TiN막 형성방법.