KR960024926A - 퍼지 제어 회로 - Google Patents
퍼지 제어 회로 Download PDFInfo
- Publication number
- KR960024926A KR960024926A KR1019940038637A KR19940038637A KR960024926A KR 960024926 A KR960024926 A KR 960024926A KR 1019940038637 A KR1019940038637 A KR 1019940038637A KR 19940038637 A KR19940038637 A KR 19940038637A KR 960024926 A KR960024926 A KR 960024926A
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- rule
- fuzzy
- control circuit
- time division
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N7/00—Computing arrangements based on specific mathematical models
- G06N7/02—Computing arrangements based on specific mathematical models using fuzzy logic
- G06N7/023—Learning or tuning the parameters of a fuzzy system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/04—Inference or reasoning models
- G06N5/048—Fuzzy inferencing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Fuzzy Systems (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Molecular Biology (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Computational Linguistics (AREA)
- Feedback Control In General (AREA)
Abstract
본 발명은 시분할 제어기를 이용하여 규칙 메모리에 저장되어 있는 데이터를 1규칙 단위로 읽어냄으로써, 최소 연산 블럭내의 최소 연산 회로의 수를 줄이는 퍼지 제어 회로에 관한 퍼지 제어(Fuzzy Control)회로에 관한 것으로, 이를 해결하기 위해 디지탈 입력 신호가 병렬로 입력되면 소속 함수값에 의해 퍼지화시켜 출력하는 전건부와, 상기 전건부에서 출력되는 퍼지화된 데이터에 규칙 데이타와 소속 함수값을 이용하여 최소 연산을 수행하고 무게 중심법으로 추론을 한 후 비퍼지화시켜 출력하는 후건부로 구성된 퍼지 제어 회로에 있어서; 전건부의 규칙메모리에 저장되어 있는 규칙 데이터를 1규칙 단위로 하여 순차적으로 읽어내는 시분할 제어부; 상기 시분할 제어부에서 읽어내는 데이타를 상기 후건부의 각부에 전달하는 데이터 전송제어부를 포함하도록 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 퍼지 제어 회로를 나타낸 블럭도, 제2도는 본 발명에 따라 퍼지 제어 회로의 후건부를 나타낸 블럭도.
Claims (1)
- 디지탈 입력 신호가 병렬로 입력되면 소속 함수값에 의해 퍼지화시켜 출력하는 전건부와, 상기 전건부에서 출력되는 퍼지화된 데이터에 규칙 데이터와 소속 함수값을 이용하여 최소연산을 수행하고 무게 중심법으로 추론을 한 후 비퍼지화시켜 출력하는 후건부로 구성된 퍼지 제어 회로에 있어서; 전건부의 규칙 메모리에 저장되어 있는 규칙 데이터를 1규칙 단위로 하여 순차적으로 읽어내는 시분할 제어부; 상기 시분할 제어부에서 읽어내는 데이터를 상기 후건부의 각부에 전달하는 데이터 전송 제어부를 포함함을 특징으로 하는 퍼지 제어 회로※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038637A KR0134255B1 (ko) | 1994-12-29 | 1994-12-29 | 퍼지 제어 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038637A KR0134255B1 (ko) | 1994-12-29 | 1994-12-29 | 퍼지 제어 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960024926A true KR960024926A (ko) | 1996-07-20 |
| KR0134255B1 KR0134255B1 (ko) | 1998-05-15 |
Family
ID=19404856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940038637A KR0134255B1 (ko) | 1994-12-29 | 1994-12-29 | 퍼지 제어 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0134255B1 (ko) |
-
1994
- 1994-12-29 KR KR1019940038637A patent/KR0134255B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0134255B1 (ko) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850008017A (ko) | Cmos 입출력회로 | |
| KR890006003A (ko) | 데이타 입출력 회로 | |
| KR920002393A (ko) | 자동차용 입력인터페이스 | |
| KR940007649A (ko) | 디지탈 신호 처리장치 | |
| KR970016939A (ko) | 무작위 수 발생기로부터 판독되는 수의 무작위성을 향상시키는 대기 제어 회로를 지니는 무작위 수 발생기 | |
| KR960024926A (ko) | 퍼지 제어 회로 | |
| KR970055599A (ko) | 전송 데이타 정형 장치 | |
| KR920007187A (ko) | 반도체 기억장치 | |
| KR910006852A (ko) | 메모리 제어 시스템 및 방법 | |
| KR960032930A (ko) | 데이터 전송 회로 | |
| KR960027739A (ko) | Sscop 부계층의 전송버퍼 삽입경로 | |
| KR920001331A (ko) | 프로세서 | |
| SU1543397A1 (ru) | Генератор последовательности избыточной системы счислени | |
| KR970016987A (ko) | 직렬 인터페이스 회로 | |
| KR970049664A (ko) | 직렬 인터페이스 회로 | |
| KR960027887A (ko) | Sscop 부계층의 pdu 생성회로 | |
| KR910017320A (ko) | 문자/도형 패턴 변환장치 | |
| KR890001356A (ko) | 통합 전자 우편 장치 시스템 | |
| KR950022076A (ko) | 직렬통신회로 | |
| JP2004302733A (ja) | エミュレーションチップ | |
| KR970002653A (ko) | 랜덤 억세서블 fifo | |
| KR970055391A (ko) | 클럭 제어회로 및 이를 이용한 시스템 | |
| JPS63276915A (ja) | タイミング信号発生回路 | |
| KR940024597A (ko) | 듀얼포트 메모리장치의 시리얼데이타 입력장치. | |
| JPH08171488A (ja) | データアドレス制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111201 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20121203 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |