KR960027887A - Sscop 부계층의 pdu 생성회로 - Google Patents
Sscop 부계층의 pdu 생성회로 Download PDFInfo
- Publication number
- KR960027887A KR960027887A KR1019940038196A KR19940038196A KR960027887A KR 960027887 A KR960027887 A KR 960027887A KR 1019940038196 A KR1019940038196 A KR 1019940038196A KR 19940038196 A KR19940038196 A KR 19940038196A KR 960027887 A KR960027887 A KR 960027887A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- counter
- receives
- bit
- sscop
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 SSCOP계층의 PDU생성회로에 관한 것으로, SSCF계층으로부터 전달된 데이터의 워드길이에 2를 더한 초기값으로셋팅되어 소정의 스타트신호를 입력받아 다운 카운트하게 된 카운터(10)와: 패드생성부(12)로부터 2비트의 패드길이신호를 입력받고, 상기 상태변수저장부(14)로부터 최대허용 수신상태변수(N(MR))를 입력받는 한편 4비트의 PDU타입신호를 입력받아 일시 저장하게 된 32비트길이의 제1 레지스터(16); 상기 카운터(10)의 카운트신호에 따라 SSCOP FIFO(18)에 저장된 데이터, '0' 및, 상기 제1레지스터(16)에 저장된 데이터를 순차적으로 출력하게 된 멀티플렉서(20) 및; 상기 카운터(10)의 신호에 따라 상기 멀티플렉서(20)로부터 출력된 값을 ALL FIFI(22)저장하게 된 FIFO 제어부(24)로 구성되어, 소정의 외부신호를 입력받아 동등실체의 소정의 정보를 전달하게 되는 BGAK, ERAK, RSAK-PDU를 생성하여 하위계층으로 전송해주는 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 따른 SSCOP부계층의 PDU생성회로를 도시한 구성 블록도, 제5도(가)는 BGAK-PDU의 포맷을 도시한 도면, (나)는 ERAK-PDU의 포맷을 도시한 도면, (다)는 RSAK-PDU의 포맷을 도시한 도면이다.
Claims (1)
- SSCF계층으로부터 전달된 데이터의 워드길이에 2를 더한 초기값으로 세팅되어 소정의 스타트신로를 입력받아 다운 카운트하게 된 카운터(10)와; 패드생성부(12)로부터 2비트의 패드길이신호를 입력받고, 상기 상태변수저장부(14)로부터 최대허용수신상태변수(N(MR))를 입력받는 한편 4비트의 PDU 타입신호를 입력받아 일시 저장하게 된 32비트길이의 제1레지스터(16): 상기 카운터(10)의 카운트신호에 따라 SSCOP FIFO(18)에 저장된 데이터, '0' 및, 상기 제1레지스터(16)에 저장된 데이터를 순차적으로 출력하게 된 멀티플렉서(20) 및; 상기 카운터(10)의 신호에 따라 상기 멀티플렉서(20)로부터 출력된 값을 ALL FIFO(22) 저장하게 된 FIFO 제어부(24)로 구성된 SSCOP부계층의 PDU생성회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940038196A KR0129183B1 (ko) | 1994-12-28 | 1994-12-28 | Sscop부계층의 pdu생성회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940038196A KR0129183B1 (ko) | 1994-12-28 | 1994-12-28 | Sscop부계층의 pdu생성회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960027887A true KR960027887A (ko) | 1996-07-22 |
KR0129183B1 KR0129183B1 (ko) | 1998-04-08 |
Family
ID=19404455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940038196A KR0129183B1 (ko) | 1994-12-28 | 1994-12-28 | Sscop부계층의 pdu생성회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0129183B1 (ko) |
-
1994
- 1994-12-28 KR KR1019940038196A patent/KR0129183B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0129183B1 (ko) | 1998-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0630023A (ja) | セル遅延付加回路 | |
KR970078208A (ko) | Atm 네트워크에서의 atm 셀 루팅 방법 및 장치 | |
KR960027887A (ko) | Sscop 부계층의 pdu 생성회로 | |
US6301264B1 (en) | Asynchronous data conversion circuit | |
KR960027885A (ko) | Sscop부계층의 pdu생성회로 | |
KR960027888A (ko) | Sscop 부계층의 pdu 생성회로 | |
KR960027886A (ko) | Sscop부계층의 pdu생성회로 | |
KR960027884A (ko) | Sscop부계층의 pdu생성회로 | |
KR960027889A (ko) | Sscop 부계층의 pdu 생성회로 | |
EP0334131A3 (en) | Data processor performing operation on data having length shorter than one-word length | |
KR19990055985A (ko) | 동기식 전송장치에 있어서 탄성 버퍼회로 | |
KR960027882A (ko) | Sscop부계층의 pdu생성회로 | |
KR960027739A (ko) | Sscop 부계층의 전송버퍼 삽입경로 | |
KR960027883A (ko) | Sscop부계층에서 pdu해석회로 | |
KR100252785B1 (ko) | Atm에서cpcs-pdu트레일러생성회로 | |
KR970051119A (ko) | 선입선출 버퍼 메모리 장치 및 그 상태 플래그 발생방법 | |
KR970068325A (ko) | Atm 어답터의 유토피아(utopia) 송신접속장치 | |
KR960027740A (ko) | Sscop 부계층의 pdu 생성회로 | |
KR960016284A (ko) | 비동기셀 적응계층 3/4의 sar트레일러생성회로 | |
KR960032930A (ko) | 데이터 전송 회로 | |
KR960020168A (ko) | 비동기셀 적응계층 3/4 송신단의 fifo 읽기회로 | |
KR960016285A (ko) | 비동기셀 적응계층 3/4의 sar유료부하생성회로 | |
KR960024926A (ko) | 퍼지 제어 회로 | |
KR970056364A (ko) | 송신 유토피아 장치 | |
KR960020172A (ko) | 비동기셀 적응계층 3/4 송신단의 cpcs 트레일러 처리회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111101 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20121101 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |