JPH0630023A - セル遅延付加回路 - Google Patents

セル遅延付加回路

Info

Publication number
JPH0630023A
JPH0630023A JP18398592A JP18398592A JPH0630023A JP H0630023 A JPH0630023 A JP H0630023A JP 18398592 A JP18398592 A JP 18398592A JP 18398592 A JP18398592 A JP 18398592A JP H0630023 A JPH0630023 A JP H0630023A
Authority
JP
Japan
Prior art keywords
cell
time
time stamp
output
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18398592A
Other languages
English (en)
Other versions
JP2829807B2 (ja
Inventor
Tetsuya Nagai
井 哲 也 長
Katsuyuki Yamazaki
崎 克 之 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KDDI Corp
Panasonic Holdings Corp
Original Assignee
Kokusai Denshin Denwa KK
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Denshin Denwa KK, Matsushita Electric Industrial Co Ltd filed Critical Kokusai Denshin Denwa KK
Priority to JP18398592A priority Critical patent/JP2829807B2/ja
Priority to US08/084,958 priority patent/US5394395A/en
Publication of JPH0630023A publication Critical patent/JPH0630023A/ja
Application granted granted Critical
Publication of JP2829807B2 publication Critical patent/JP2829807B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649—Cell delay or jitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 非同期転送モード用の通信機器等において、
入力セルそれぞれに対し任意の遅延を容易に与えること
ができるようにする。 【構成】 入力されたセルに対し、遅延量発生回路１か
ら得られる付加すべき遅延量ｄｙと時計回路２の発生す
る現在時刻ｔｍとの和からタイムスタンプｔｓを求め、
このタイムスタンプｔｓと入力したセルをセルバッファ
４に書き込む。読み出し側では、比較器５がセルバッフ
ァ４から一つのタイムスタンプｔｓ’を読み出し、現在
時刻ｔｍがタイムスタンプｔｓ’以上になったことを検
出したときにセル出力イネーブル信号ｃｅを出力して、
セルバッファ４からセルを出力させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、非同期転送モード（以
降ＡＴＭと略記する。）用の通信機器等に使用するセル
遅延付加回路に関する。
【０００２】
【従来の技術】現在、広帯域ＩＳＤＮ（Integrated Ser
vices Digital Network ）の通信方式としてＡＴＭ（As
ynchronous Transfer Mode）が採用されようとしている
が、一般的に言って、ネットワークには情報の伝搬にお
ける遅延やそのゆらぎがあり、ＡＴＭネットワークにお
いても同じことが言える。そこでＡＴＭ用通信機器は、
遅延およびそのゆらぎを考慮した設計でなければならな
いし、動作試験においてもその点を考慮して試験を行な
う必要がある。したがって、ＡＴＭ用通信機器の評価装
置には、ＡＴＭネットワークを模擬する機能の一つとし
て、セルに遅延およびそのゆらぎを与えることが必要に
なる。
【０００３】
【発明が解決しようとする課題】しかしながら、ＡＴＭ
自体が新しい技術であるため、従来そのような機能をも
った回路は使われていなかった。
【０００４】本発明は、このような従来の問題を解決す
るものであり、入力セルそれぞれに対し任意の遅延を容
易に与えることのできる優れたセル遅延付加回路を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、セルを受信する毎にそのセルに付加すべ
き遅延量を発生する遅延量発生手段と、現在時刻を発生
する時計と、遅延量発生手段の出力値と時計の出力値と
の和を求めてタイムスタンプとして出力する加算手段
と、セル受信毎にセルと加算手段からのタイムスタンプ
とを対応させて並行に取り込んで次に出力するセルに対
応したタイムスタンプを出力するセルバッファと、時計
の出力値とセルバッファの出力値とを比較して時計から
受け取る現在時刻の値がセルバッファから受け取るタイ
ムスタンプの値以上になったときにセルバッファにセル
の出力を指示する比較手段とを備えたものである。
【０００６】
【作用】したがって、本発明によれば、上記構成によ
り、セル毎に遅延量発生手段が発生する遅延量を付加す
ることができる。すなわち、セルバッファの書き込み側
でセルの内容に付して書き込まれるタイムスタンプは、
セルの到着時刻に「付加すべき遅延量」を加えたもので
ある。したがって、読み出し側でタイムスタンプが示す
時刻にセルを出力すれば、結果として所定の遅延が付加
されたことになる。
【０００７】
【実施例】図１は本発明の一実施例の構成を示すもので
ある。図１において、１は読み出し専用メモリを主な構
成要素とする遅延量発生回路である。読み出し専用メモ
リには、セルに与えるべき遅延量ｄｙが書き込まれてお
り、セル到着信号を入力する毎に、その値を一つずつ読
み出して出力する。セル到着信号は、このセル遅延付加
回路にセルが到着する毎にアクティブになる信号であ
る。２は時計回路であり、この系の現在時刻ｔｍを常時
連続的に出力する。３は加算回路であり、遅延量ｄｙと
現在時刻ｔｍの和をとってタイムスタンプｔｓを出力す
る。４はファーストイン・ファーストアウト動作するセ
ルバッファであり、セルが到着するとそのセルにタイム
スタンプｔｓを付したデータを取り込む。５は比較器で
あり、一つのタイムスタンプｔｓ’取り込んで現在時刻
ｔｍと比較する。そして、 ｔｍ≧ｔｓ’ となったとき、セルバッファ４に対してセル出力イネー
ブル信号ｃｅを出力する。
【０００８】次に上記実施例の動作について図２のフロ
ーチャートを参照して説明する。図２において、セル到
着信号がアクティブになると（ステップ１１）、遅延量
発生回路１から遅延量ｄｙが出力される（ステップ１
２）。そして加算回路３において遅延量ｄｙに現在時刻
ｔｍが加えられ、タイムスタンプｔｓが得られる（ステ
ップ１３）。タイムスタンプｔｓは、今到着したセルの
内容と一緒にセルバッファ４に書き込まれる（ステップ
１４）。このときのタイムスタンプｔｓは、対応するセ
ルがセルバッファ４から読み出されて出力されるべき時
刻を示している。一方、比較器５は、セルバッファ４か
ら一つのタイムスタンプｔｓ’を読み出し（ステップ１
５）、現在時刻ｔｍと比較する（ステップ１６）。そし
て、 ｔｍ≧ｔｓ’ となったとき、すなわちそのタイムスタンプｔｓ’に対
応するセルを出力すべき時刻になったとき、セルバッフ
ァ４に対しセル出力イネーブル信号ｃｅを出力する。こ
れを受けてセルバッファ４は、セルを出力する（ステッ
プ１７）。セルが出力されると、比較器５は、再びタイ
ムスタンプｔｓ’を一つ取り込んで同様な動作をする。
【０００９】このように、上記実施例によれば、セルに
与えたい遅延量ｄｙを遅延量発生回路１から発生させる
と、加算回路３が、時計回路２から出力された現在時刻
ｔｍに遅延量ｄｙを加えてタイムスタンプｔｓを出力し
てセルバッファ４に書き込み、比較器５が、セルバッフ
ァ４から一つのタイムスタンプｔｓ’を読み出して現在
時刻ｔｍと比較し、ｔｍ≧ｔｓ’になったときにセルバ
ッファ４からセルを出力させるので、入力セルそれぞれ
に対し遅延量ｄｙを付加することができるという効果を
有する。
【００１０】なお上記実施例において、遅延量発生回路
１から発生される値は、固定した値でもよく、またセル
を受信する毎に変化する値でもよく、またその実現手段
として、ランダムアクセスメモリに外部から遅延量ｄｙ
の値をロードするようにしたり、遅延量ｄｙを乱数発生
回路、シーケンサなどからセル到着信号がアクティブに
なる毎に発生させるようにしてもよい。
【００１１】
【発明の効果】本発明は、上記実施例から明らかなよう
に、セルに付加すべき遅延量をセルを出力すべき時刻に
変換して、その時刻になったらセルを出力するようにし
たものであり、遅延量の発生方法を変えるだけで容易に
任意の遅延をセルに与えることができるという効果を有
する。
【図面の簡単な説明】
【図１】本発明の一実施例におけるセル遅延付加回路の
構成を示すブロック図
【図２】本発明の一実施例における動作を説明するため
のフローチャート
【符号の説明】
１ 遅延量発生回路 ２ 時計回路 ３ 加算回路 ４ セルバッファ ５ 比較器 ｄｙ 遅延量 ｔｍ 現在時刻 ｔｓ，ｔｓ’ タイムスタンプ ｃｅ セル出力イネーブル信号

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 セルを受信する毎にそのセルに付加すべ
    き遅延量を発生する遅延量発生手段と、現在時刻を発生
    する時計と、前記遅延量発生手段の出力値と前記時計の
    出力値との和を求めてタイムスタンプとして出力する加
    算手段と、セル受信毎にセルと前記加算手段からのタイ
    ムスタンプとを対応させて並行に取り込んで次に出力す
    るセルに対応したタイムスタンプを出力するセルバッフ
    ァと、前記時計の出力値と前記セルバッファの出力値と
    を比較して前記時計から受け取る現在時刻の値が前記セ
    ルバッファから受け取るタイムスタンプの値以上になっ
    たときに前記セルバッファにセルの出力を指示する比較
    手段とを備えたセル遅延付加回路。
JP18398592A 1992-07-10 1992-07-10 セル遅延付加回路 Expired - Lifetime JP2829807B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18398592A JP2829807B2 (ja) 1992-07-10 1992-07-10 セル遅延付加回路
US08/084,958 US5394395A (en) 1992-07-10 1993-07-02 Cell delay addition circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18398592A JP2829807B2 (ja) 1992-07-10 1992-07-10 セル遅延付加回路

Publications (2)

Publication Number Publication Date
JPH0630023A true JPH0630023A (ja) 1994-02-04
JP2829807B2 JP2829807B2 (ja) 1998-12-02

Family

ID=16145304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18398592A Expired - Lifetime JP2829807B2 (ja) 1992-07-10 1992-07-10 セル遅延付加回路

Country Status (2)

Country Link
US (1) US5394395A (ja)
JP (1) JP2829807B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550913B2 (ja) * 1994-06-15 1996-11-06 日本電気株式会社 出力バッファ型ａｔｍスイッチ
US5805602A (en) * 1995-09-25 1998-09-08 Bell Atlantic Network Services, Inc. Network monitoring system for cell delay variation
US5790543A (en) * 1995-09-25 1998-08-04 Bell Atlantic Network Services, Inc. Apparatus and method for correcting jitter in data packets
US5966387A (en) * 1995-09-25 1999-10-12 Bell Atlantic Network Services, Inc. Apparatus and method for correcting jitter in data packets
US6233256B1 (en) * 1996-03-13 2001-05-15 Sarnoff Corporation Method and apparatus for analyzing and monitoring packet streams
US6134217A (en) * 1996-04-15 2000-10-17 The Regents Of The University Of California Traffic scheduling system and method for packet-switched networks with fairness and low latency
US5859835A (en) * 1996-04-15 1999-01-12 The Regents Of The University Of California Traffic scheduling system and method for packet-switched networks
US5995570A (en) * 1997-06-27 1999-11-30 International Business Machines Corporation Recovering a clock signal in a multimedia network using time stamps
US6421350B1 (en) * 1997-09-30 2002-07-16 Lucent Technologies Inc. Device and method for controlling the quality-of service in data networks
US6256308B1 (en) * 1998-01-20 2001-07-03 Telefonaktiebolaget Lm Ericsson Multi-service circuit for telecommunications
DE19808680A1 (de) * 1998-03-02 1999-09-09 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Bearbeitung von über einen Datenkanal empfangenen oder zu übertragenden Datenpaketen
EP1053619B1 (en) * 1998-12-02 2007-08-22 Nxp B.V. System and method for generating a real-time signal
US6985499B2 (en) * 2000-04-20 2006-01-10 Symmetricom, Inc. Precise network time transfer
US6801505B1 (en) 2000-11-28 2004-10-05 Qosmetrics, Inc. Method of using computer equipment to send a time-stamped frame
FR2808345B1 (fr) * 2000-04-27 2002-07-12 Imedi Procede d'emission par un equipement informatique d'une trame marquee temporellement
EP1455472A1 (en) * 2003-03-07 2004-09-08 STMicroelectronics Limited Timing control for packet streams
FI116763B (fi) * 2004-03-15 2006-02-15 Nethawk Oyj Menetelmä, laite ja tietokoneohjelmatuote vastaanotettujen sanomien aikaleimaamiseen
WO2010083628A1 (en) * 2009-01-24 2010-07-29 Texas Instruments Incorporated Apparatus and method for dimming a backlight with pseudo-random phase delay
EP2273706B1 (en) * 2009-06-30 2012-05-30 Alcatel Lucent Synchronization packet-delay-variation dampening (SPD)
US20130145041A1 (en) * 2010-05-17 2013-06-06 Telefonaktiebolaget L M Ericsson (Publ) Optimizing Timing Packet Transport
US10409984B1 (en) 2012-06-15 2019-09-10 Square, Inc. Hierarchical data security measures for a mobile device
US9847922B2 (en) * 2015-03-18 2017-12-19 Arista Networks, Inc. System and method for continuous measurement of transit latency in individual data switches and multi-device topologies
US10733594B1 (en) 2015-05-11 2020-08-04 Square, Inc. Data security measures for mobile devices
US10373167B2 (en) 2016-06-30 2019-08-06 Square, Inc. Logical validation of devices against fraud
US10546302B2 (en) 2016-06-30 2020-01-28 Square, Inc. Logical validation of devices against fraud and tampering
US10496993B1 (en) 2017-02-15 2019-12-03 Square, Inc. DNS-based device geolocation
US10552308B1 (en) 2017-06-23 2020-02-04 Square, Inc. Analyzing attributes of memory mappings to identify processes running on a device
US10715536B2 (en) 2017-12-29 2020-07-14 Square, Inc. Logical validation of devices against fraud and tampering
US11507958B1 (en) 2018-09-26 2022-11-22 Block, Inc. Trust-based security for transaction payments
US11494762B1 (en) 2018-09-26 2022-11-08 Block, Inc. Device driver for contactless payments
US11689440B2 (en) * 2019-02-06 2023-06-27 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for transmit time timestamping

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4255814A (en) * 1977-07-15 1981-03-10 Motorola, Inc. Simulcast transmission system
US4271483A (en) * 1977-08-04 1981-06-02 Independent Broadcasting Authority Delay circuits
US4894823A (en) * 1986-02-28 1990-01-16 American Telephone And Telegraph Company Time stamping for packet system nodes
JPH02114714A (ja) * 1988-10-25 1990-04-26 Nec Corp デジタル遅延回路
EP0438415B1 (en) * 1989-08-09 1995-01-18 BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap Resequencing system for a switching node
GB9024084D0 (en) * 1990-11-06 1990-12-19 Int Computers Ltd First-in-first-out buffer

Also Published As

Publication number Publication date
JP2829807B2 (ja) 1998-12-02
US5394395A (en) 1995-02-28

Similar Documents

Publication Publication Date Title
JP2829807B2 (ja) セル遅延付加回路
US6260152B1 (en) Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains
US5483523A (en) Resequencing system
KR960006399A (ko) 비동기 전송 모드 셀 속도 측정 방법 및 장치
US5459743A (en) Address decision system having address check system
US5299209A (en) Apparatus and method for detecting fault in ATM switch
KR19980033975A (ko) Atm망과 공중전화망의 연동 장치 및 방법
CN115221082B (zh) 一种数据缓存方法、装置及存储介质
EP0447266A2 (en) Circuit for generating an address of a random access memory
JPH11163864A (ja) セルバッファ回路
KR100279949B1 (ko) 셀 재배열 버퍼
US6301264B1 (en) Asynchronous data conversion circuit
US6219350B1 (en) ATM cell converting apparatus which includes tone and DTMF generating function and method using the same
JP3190800B2 (ja) 転送速度切り替え機能付き非同期転送回路
US7107474B2 (en) Data transfer unit and method
KR19990055985A (ko) 동기식 전송장치에 있어서 탄성 버퍼회로
US5740212A (en) Delay circuit of PCM data
JP3060377B2 (ja) Ａｔｍセル試験信号発生装置
GB2254754A (en) Time switch speech-store module
JP3193202B2 (ja) Ｆｉｆｏ型メモリ
JPH10334655A (ja) データ遅延発生回路
KR960027883A (ko) Sscop부계층에서 pdu해석회로
JP2848259B2 (ja) トラヒックシェイパ
KR19990056208A (ko) 동기식 전송장치에 있어서 탄성버퍼의 초기위상제어회로
EP0525874A2 (en) Asynchronous access FIFO memory buffer with padding flag