KR970078208A - Atm 네트워크에서의 atm 셀 루팅 방법 및 장치 - Google Patents
Atm 네트워크에서의 atm 셀 루팅 방법 및 장치 Download PDFInfo
- Publication number
- KR970078208A KR970078208A KR1019970022990A KR19970022990A KR970078208A KR 970078208 A KR970078208 A KR 970078208A KR 1019970022990 A KR1019970022990 A KR 1019970022990A KR 19970022990 A KR19970022990 A KR 19970022990A KR 970078208 A KR970078208 A KR 970078208A
- Authority
- KR
- South Korea
- Prior art keywords
- information
- mask
- address
- signal
- cell
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/256—Routing or path finding in ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/201—Multicast operation; Broadcast operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 ATM 네트워크에서의 셀 루팅에 관한 것으로서, ATM 스위치에서, 셀이 전송될 때 상기 셀에 첨부된 헤더를 발생시키기 위해 입력 포트 번호, 입력 VPI 및 입력 VCI가 사용된다. 상기 입력 포트 번호 및 상기 입력 VPI는 조사 테이블(LUT)로의 포인터를 형성하기 위해 결합되고 상기 LUT 엔트리는 ITT(Input Translation Table)로의 포인터의 제1부분을 포함하고 있으며 ITT엔트리는 상기 헤더를 발생시키는데 충분한 정보를 제공한다. 상기 LUT 엔트리는 상기 ITT로의 포인터의 제2부분을 얻기 위해 상기 입력 VCI에 적용될 마스크 비트의 일부 또는 전체를 포함하고 있고 상기 마스크 비트의 갯수는 다양하며 상기 모든 마스크 비트는 1이다. 상기 마스크 비트는 0비트에 의해 상기 ITT 포인터의 제1부분과는 분리되어 있는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 입력 VPI, 입력 VCI 및 입력 포트 번호를 출력 VPI 및 출력 VCI로 번역하는 데이타 구조 및 회로 설계를 설명하는 블럭도, 제5도는 본 발명에 따른 ATM 스위치의 블럭도, 제8도는 이러한 테이블 중의 하나를 바꾸는 절차를 설정하기 위한 제1도의 상기 시스템의 두개의 테이블을 나타내는 도면이다.
Claims (14)
- 셀의 입력 VCI에 정보를 통합하는 신호(S1)를 발생하는 단계; 및 상기 입력 VCI가 크기 경계를 초과하는가를 결정하기 위해 상기 신호(S1)에 마스크를 사용하는 단계를 구비하는 것을 특징으로 하는 ATM 네트워크에서의 ATM 셀을 루팅하는 방법.
- 제1항에 있어서, 상기 셀의 입력 VPI에 정보를 구체화하는 신호(S2)를 발생하는 단계; 및 상기 마스크상의 정보를 포함하는 제1엔트리를 메모리에 저장된 제1테이블에 위치시키는데 상기 신호(S2)를 사용하는 단계를 더 구비하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 신호(S1)에 마스크를 사용하는 방법은, 상기 마스크를 변환하는 단계; 및 상기 변환된 마스크와 상기 신호(S1)를 비트식 AND 연산하는 단계를 구비하는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 제1엔트리는 상기 셀의 출력 헤더상의 정보 주소인 메모리 주소(A1)상의 정보도 포함하고; 상기 방법은 적어도 상기 주소(A1)상의 정보의 일부와 상기 신호(A1)를 비트식 OR 연산하여 상기 주소(A1)를 발생시키는 단계를 더 구비하는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 신호(S2)는 상기 셀의 입력 포트상의 정보도 통합하는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 제1엔트리의 마스크상의 정보는 가변 길이로 되어 있는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 제1엔트리의 마스크상의 정보는 제로 또는 1의 스트링을구비하고, 상기 제1엔트리는 상기 1의 스트링의 시작을 표시하는 제로 비트를 구비하는 것을 특징으로 하는 방법.
- 제7항에 있어서, 상기 마스크는 1의 스트링 및 미리 결정된 추가적인 1의 수를 구비하는 것을 특징으로 하는 방법.
- 셀의 입력 VCI에 정보를 통합하는 신호(S1)에 사용될 마스크상의 정보를 저장하는 메모리; 및 상기 입력 VCI가 크기 경계를 초과하는가를 결정하기 위해 상기 신호(S1)에 마스크를 사용하는 회로(C1)를 구비하는 것을 특징으로 하는 ATM 셀 루팅용 장치.
- 제9항에 있어서, 상기 정보를 상기 메모리의 마스크상에 위치시키기 위해, 상기 셀의 입력 VPI의 함수가 되는 주소(A2)를 발생하는 회로를 더 구비하는 것을 특징으로 하는 장치.
- 제10항에 있어서, 상기 주소(A2)는 상기 셀의 입력 포트의 함수이기도 한 것을 특징으로 하는 장치.
- 제10항에 있어서, 상기 주소(A2)에 상기 마스크상의 정보에 추가로 상기 메모리의 주소(A1)상에 정보가 위치될 수도 있고, 상기주소(A2)는 상기 셀의 출력 헤더상의 정보 주소이며, 상기 장치는 상기 신호(S1)와 상기 메모리의 상기 주소(A1)상의 정보를 결합하여 상기 주소(A1)를 발생시키는 회로(C2)를 더 구비하는 것을 특징으로 하는 장치
- 제12항에 있어서, 상기 회로(C1)는, 상기 마스크를 변환하는 변환기; 및 적어도 상기 변환된 마스크의 일부와 적어도 상기 신호(S1)의 일부를 비트식 AND 연산하는 다수의 AND 게이트를 구비하고, 상기 회로(C2)는 적어도 상기 메모리의 상기 주소(A1)상의 정보의 일부와 적어도 상기 신호(S1)의 일부를 비트식 OR 연산하는 다수의 OR 게이트를 구비하는 것을 특징으로 하는 장치.
- 제12항에 있어서, 상기 마스크상의 상기 정보는 제로 또는 1의 스트링을 구비하고, 상기 메모리는 상기 1의 스트링의 시작을 표시하는 제로 비트를 저장하는 것을 특징으로 하는 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/657,835 US5936959A (en) | 1996-05-31 | 1996-05-31 | Cell routing in ATM networks |
US08/657,835 | 1996-05-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970078208A true KR970078208A (ko) | 1997-12-12 |
Family
ID=24638845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970022990A KR970078208A (ko) | 1996-05-31 | 1997-05-31 | Atm 네트워크에서의 atm 셀 루팅 방법 및 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5936959A (ko) |
EP (1) | EP0810759A1 (ko) |
JP (1) | JPH1065711A (ko) |
KR (1) | KR970078208A (ko) |
CA (1) | CA2206418A1 (ko) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2764757B1 (fr) | 1997-06-13 | 1999-08-27 | Thomson Csf | Procede de traduction d'un en-tete de cellule pour commutateur atm |
JP3003779B2 (ja) * | 1997-06-24 | 2000-01-31 | 日本電気株式会社 | 通信システム |
US6781994B1 (en) | 1997-12-25 | 2004-08-24 | Kabushiki Kaisha Toshiba | Distributing ATM cells to output ports based upon destination information using ATM switch core and IP forwarding |
US6278714B1 (en) * | 1998-02-06 | 2001-08-21 | Sun Microsystems, Inc. | Efficient hardware implementation of virtual circuit bunching |
US6262985B1 (en) * | 1998-03-30 | 2001-07-17 | Nortel Networks Limited | Method and apparatus for full range translation of large external identifier to small internal identifier |
WO2001024461A1 (en) * | 1998-05-11 | 2001-04-05 | Ahead Communications Systems, Inc | Bundle shaping or policing |
EP0961441A1 (de) * | 1998-05-29 | 1999-12-01 | Siemens Aktiengesellschaft | Verfahren zum Entfernen von ATM-Zellen aus einer ATM-Kommunikationseinrichtung |
FR2790893B1 (fr) * | 1999-03-12 | 2001-06-15 | St Microelectronics Sa | Dispositif d'association d'index a des adresses choisies parmi un nombre de valeurs plus grand que le nombre d'index disponibles |
US6665730B1 (en) * | 1999-12-16 | 2003-12-16 | At&T Corp. | Method and apparatus for transaction routing in a connection-oriented packet network using a non-fault-tolerant directory server |
WO2001054348A1 (en) * | 2000-01-20 | 2001-07-26 | Megaxess, Inc. | Address translation table for fast atm protection switching |
EP1168720B1 (en) * | 2000-06-28 | 2007-01-10 | Alcatel | Telecommunication carrier processor subsystem with in-band control and addressing via cell header fields |
TW472208B (en) * | 2000-07-03 | 2002-01-11 | Nat Science Council | An indexing method for mapping multiple segments of coded fields into a table-structure field |
US7092390B2 (en) * | 2000-09-07 | 2006-08-15 | Sbc Technology Resources, Inc. | Internal substitution bi-level addressing for compatible public networks |
US6940856B2 (en) * | 2001-03-05 | 2005-09-06 | International Business Machines Corporation | Multicast buffered switch and method for operating a multicast buffered switch |
US7286497B2 (en) | 2002-06-28 | 2007-10-23 | Harris Corporation | Look up table for QRT |
US7272145B2 (en) * | 2002-07-31 | 2007-09-18 | At&T Knowledge Ventures, L.P. | Resource reservation protocol based guaranteed quality of service internet protocol connections over a switched network through proxy signaling |
US7065092B2 (en) * | 2002-07-31 | 2006-06-20 | Sbc Properties, L.P. | Resource reservation protocol based guaranteed quality of service internet protocol (IP) connections over a switched network using newly assigned IP addresses |
US7298750B2 (en) * | 2002-07-31 | 2007-11-20 | At&T Knowledge Ventures, L.P. | Enhancement of resource reservation protocol enabling short-cut internet protocol connections over a switched network |
US7301951B2 (en) * | 2002-07-31 | 2007-11-27 | At&T Knowledge Ventures, L.P. | Resource reservation protocol based guaranteed quality of service internet protocol connections over a switched network |
CN100463434C (zh) * | 2002-12-10 | 2009-02-18 | 中兴通讯股份有限公司 | 一种异步传输模式设备虚通路标识符的管理方法 |
US7254690B2 (en) * | 2003-06-02 | 2007-08-07 | S. Aqua Semiconductor Llc | Pipelined semiconductor memories and systems |
US7139213B2 (en) | 2003-06-02 | 2006-11-21 | Silicon Aquarius, Inc. | Multiple data path memories and systems |
US7447203B2 (en) | 2003-07-29 | 2008-11-04 | At&T Intellectual Property I, L.P. | Broadband access for virtual private networks |
US7739394B2 (en) * | 2003-07-29 | 2010-06-15 | At&T Intellectual Property I, L.P. | Bi-level addressing for internet protocol broadband access |
JP4608936B2 (ja) * | 2004-04-28 | 2011-01-12 | パナソニック株式会社 | 通信方法および通信装置 |
CN100583868C (zh) * | 2005-02-25 | 2010-01-20 | 华为技术有限公司 | 异步传输模式中虚通道标识的动态配置方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5323389A (en) * | 1992-08-14 | 1994-06-21 | Fore Systems, Inc. | ATM cell interface and method for dispatching an ATM cell |
DE69331182T2 (de) * | 1992-12-18 | 2002-09-12 | Alcatel, Paris | ATM-Vermittlungsstelle und ATM-Vermittlungselement mit Leitweglenkungslogik |
JP2906371B2 (ja) * | 1993-09-20 | 1999-06-21 | 富士通株式会社 | 系の切替え方式 |
JPH07312609A (ja) * | 1994-05-19 | 1995-11-28 | Fujitsu Ltd | 警報マスク処理方式 |
US5414701A (en) * | 1994-07-22 | 1995-05-09 | Motorola, Inc. | Method and data structure for performing address compression in an asynchronous transfer mode (ATM) system |
JP2682459B2 (ja) * | 1994-08-23 | 1997-11-26 | 日本電気株式会社 | 通信制御装置 |
US5530806A (en) * | 1994-12-15 | 1996-06-25 | At&T Corp. | Method and apparatus for storing and retrieving routing information in a network node |
US5757796A (en) * | 1996-04-26 | 1998-05-26 | Cascade Communications Corp. | ATM address translation method and apparatus |
-
1996
- 1996-05-31 US US08/657,835 patent/US5936959A/en not_active Expired - Lifetime
-
1997
- 1997-05-29 CA CA002206418A patent/CA2206418A1/en not_active Abandoned
- 1997-05-30 EP EP97201621A patent/EP0810759A1/en not_active Withdrawn
- 1997-05-30 JP JP14129897A patent/JPH1065711A/ja active Pending
- 1997-05-31 KR KR1019970022990A patent/KR970078208A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPH1065711A (ja) | 1998-03-06 |
US5936959A (en) | 1999-08-10 |
EP0810759A1 (en) | 1997-12-03 |
CA2206418A1 (en) | 1997-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970078208A (ko) | Atm 네트워크에서의 atm 셀 루팅 방법 및 장치 | |
JP3001953B2 (ja) | 仮想識別子変換装置 | |
KR920013132A (ko) | 우선변환 참조 버퍼 | |
US6289014B1 (en) | Multiline-correspondent cell header conversion apparatus and method | |
KR19990055985A (ko) | 동기식 전송장치에 있어서 탄성 버퍼회로 | |
JP3501577B2 (ja) | Atmセルヘッダ変換回路 | |
KR960016284A (ko) | 비동기셀 적응계층 3/4의 sar트레일러생성회로 | |
KR950022460A (ko) | 가상채널과 가상경로를 동시에 처리할 수 있는 헤더변환장치 및 방법 | |
KR100255813B1 (ko) | 디지털 기억소자를 이용한 atm 셀 헤더의 가상 경로 식별자변환방법 | |
KR960027888A (ko) | Sscop 부계층의 pdu 생성회로 | |
KR940017452A (ko) | Atm 셀 연결 경로 제어장치 | |
KR960027886A (ko) | Sscop부계층의 pdu생성회로 | |
KR970009042A (ko) | Atm 정합장치의 단일 메모리를 이용한 헤더정보 변환장치 | |
KR960027776A (ko) | 광대역종합통신망에 있어서 셀 헤더부의 헤더오류제어 데이타 생성회로 | |
KR960027884A (ko) | Sscop부계층의 pdu생성회로 | |
KR960024978A (ko) | 비-엔티(b-nt) 시스템의 에이티엠(atm) 계층 기능에서의 룩업 테이블장치 | |
KR970014197A (ko) | 폰트롬 선택회로 | |
KR960016262A (ko) | 고속 모듈로 48 연산기 | |
KR960020172A (ko) | 비동기셀 적응계층 3/4 송신단의 cpcs 트레일러 처리회로 | |
JPH0758753A (ja) | インタフェース回路 | |
KR960018909A (ko) | 캐시 메모리의 기능을 갖는 메모리 장치 | |
KR970056410A (ko) | 멀티미디어 클라이언트용 에이티엠(atm) 셀 처리 장치 | |
KR960016288A (ko) | 비동기셀 적응계층 3/4의 스트림모드회로 | |
KR960043642A (ko) | 비동기식 전송 모드 통신방식의 외부데이타 전송장치 | |
KR960027885A (ko) | Sscop부계층의 pdu생성회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |