KR960016262A

KR960016262A - 고속 모듈로 48 연산기

Info

Publication number: KR960016262A
Application number: KR1019940028082A
Authority: KR
Inventors: 윤성욱
Original assignee: 배순훈; 대우전자 주식회사
Priority date: 1994-10-29
Filing date: 1994-10-29
Publication date: 1996-05-22

Abstract

본 발명은 고속 모듈로 48연산기에 관한 것으로, 다수비트의 입력데이타([15..0]를 상위비트(15..8]와 하위비트(7..0]로 구분하여 상기 상위비트([15..8])가 입력되면 미리 내장된 해당 나머지값을 출력하는 제1롬테이블(10)과; 다수비트의 입력데이타([15..0])를 상위비트([15..8])와 하의비트([7..0])로 구분하여 상기 하위비트([7..0])가 입력되면 내장된 해당 나머지값을 출력하는 제2롬테이블(20); 상기 제1롬테이블(10)의 출력과 상기 저2롬테이블(20)의 출력을 가산하는 가산기(30); 및 상기 가산기(30)의 출력이 48 이상이면 48을 감산하는 연산부(40)를 구비하여 다수비트의 입력데이타([15..0])를 상위비트([15..8])와 하위비트([7..0)로 나누어 각각의 나머지를 구한 후 이를 합하여 전체 입력데이타([15..0])의 나머지를 신속하게 구한다.

Description

고속 모듈로 48 연산기

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명이 적용되는 ATM통신방식의 AAL5 계층을 설명하기 위하여 도시한 것으로서, (가)는 AAL 계층의 데이타 흐름 구조를 도시한 도면, (나)는 CPCS-PDU 데이타의 포맷를 도시한 도면, (다)는 SAR-PDU 데이타의 포맷을 도시한 도면,

제2도는 본 발명에 따른 고속 모듈로 48 연산기를 도시한 블럭도이다.

Claims

다수비트의 입력데이타([15..0]를 상위비트(15..8]와 하위비트(7..0]로 구분하여 상기 상위비트([15..8])가 입력되면 미리 내장된 해당 나머지값을 출력하는 제1롬테이블(10)과; 다수비트의 입력데이타([15..0])를 상위비트([15..8])와 하위비트([7..0])로 구분하여 상기 하위비트([7..0])가 입력되면 내장된 해당 나머지값을 출력하는 제2롬테이블(20); 상기 제1롬테이블(10)의 출력과 상기 제2롬테이블(20)의 출력을 가산하는 가산기(30); 및 상기 가산기(30)의 출력이 48 이상이면 48을 감산하는 연산부(40)를 구비하여 다수비트의 입력데이타([15..0])를 상위비트([15..8])와 하위비트([7..0])로 나누어 각각의 나머지를 구한 후 이를 합하여 전체 입력데이타([15,,0])의 나머지를 구하는 것을 특징으로 하는 고속 모듈로 48 연산기.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.