JP2885570B2 - セル生成回路 - Google Patents

セル生成回路

Info

Publication number
JP2885570B2
JP2885570B2 JP9206892A JP9206892A JP2885570B2 JP 2885570 B2 JP2885570 B2 JP 2885570B2 JP 9206892 A JP9206892 A JP 9206892A JP 9206892 A JP9206892 A JP 9206892A JP 2885570 B2 JP2885570 B2 JP 2885570B2
Authority
JP
Japan
Prior art keywords
address
cell
address information
read
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9206892A
Other languages
English (en)
Other versions
JPH05110587A (ja
Inventor
直人 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Communication Systems Ltd
Original Assignee
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Communication Systems Ltd filed Critical NEC Communication Systems Ltd
Priority to JP9206892A priority Critical patent/JP2885570B2/ja
Publication of JPH05110587A publication Critical patent/JPH05110587A/ja
Application granted granted Critical
Publication of JP2885570B2 publication Critical patent/JP2885570B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、広帯域ISDN(サー
ビス統合デジタル網)の、非同期転送方式における固定
長パケットであるセルの生成方式に関し、特にパケット
データ等の送信相手先のアドレス情報が通信データに含
まれるデータに対するセル化方式に関する。
【0002】
【従来の技術】従来方式のパケットデータに対するセル
生成は、図3に示すように、パケットデータ11のアド
レス情報により各アドレス毎に分配器16で分配し、分
配された通信データ12はチャネル毎にバッファ器17
で固定長データ13に区切られた後、セル組立器18で
セルデータ14に変換される。このとき、使用されるセ
ルのチャネル情報はセル組立器18で一つ持っている。
さらに、セルデータは多重器19により多重セルデータ
15として出力されるという方法で多重セルに変換され
るものである。
【0003】
【発明が解決しようとする課題】従来の構成では、セル
生成を各チャネル対応で行っているため、パケットデー
タ11の送信相手数、即ち多重度に比例して、バッファ
器17とセル組立器18との設置数も大きくなり、膨大
な装置規模となるという問題がある。
【0004】また、従来の構成では、セル生成を行うパ
ケットデータのアドレス情報と入力アドレス情報の比較
に時間が最大セル化を行うアドレス数分かかるという問
題がある。
【0005】本発明の目的は、前記課題を解決したセル
生成回路を提供することにある。
【0006】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るセル生成回路は、通信データ中に相手
先の第1のアドレス情報を含むデータを多重入力し、広
帯域ISDN(サービス統合デジタル網)の非同期転送
方式の固定長パケットであるセルに分割して、送信相手
先別にセル内のチャネル番号を割り当てるセル生成回路
であって、 リードアドレスにより読み出される第2のア
ドレス情報と出力セルのチャネルナンバーに対応した中
間アドレスが前記第2のアドレス情報の値の大小関係の
順番に蓄積されている第1のメモリと、 前記中間アドレ
スによってセルのチャネル番号が読み出される第2のメ
モリと、 多重入カデータの送信相手先の前記第1のアド
レス情報をあらかじめ定められた値で除算した商である
比較開始アドレスを生成する比較開始アドレス生成手段
と、 前記第1のメモリから読み出された前記第2のアド
レス情報の値と入力データの前記第1のアドレス情報の
値との大小関係の比較を行うアドレス情報比較手段と、
前記アドレス情報比較手段の結果から入カデータの前記
第1のアドレス情報が大きい場合に前記第1のメモリの
前記リードアドレスをカウントアップさせ、前記第1の
アドレス情報が小さい場合にカウントダウンすることで
アドレス情報が一致するまで変化させるリードアドレス
コントロール手段と、 前記第1のメモリから読み出され
た前記第2のアドレス情報と入力データの前記第1のア
ドレス情報が一致したときの信号と読み出された中間ア
ドレスを前記第2のメモリのアドレスとして前記第2の
メモリの内容を読み出すメモリリード手段と、 入力デー
タをセル長に分割するデータ分割手段と、 前記データ分
割手段によって分割された固定長データとメモリリード
手段によって読み出されたセルのチャネル番号とからセ
ルを組み立てるセル組み立て手段とを有するものであ
る。
【0007】
【0008】
【作用】多重通信データのアドレス情報をメモリアドレ
スに変換することにより、多重通信データのセル生成回
路を小規模に構成する。
【0009】
【実施例】本発明について図面を参照して説明する。
【0010】(参考例)図1は、本発明の参考例を示す
ブロック図である。
【0011】図1に示すセル生成回路は、通信データ中
に相手先のアドレス情報を含むデータを多重入力し、広
帯域ISDN(サービス統合デジタル網)の非同期転送
方式の固定長パケットであるセルに分割して、送信相手
先別にセル内のチャネル番号を割り当てるものであり
多重入カデータの送信相手先アドレス情報をメモリのア
ドレスに変換するアドレス変換手段9と、変換されたア
ドレスによってセルのチャネル番号が読み出されるセル
チャネルメモリ10と、入カデータをセル長に分割する
データ分割手段7と、データ分割手段7によって分割さ
れた固定長データとメモリ10から読み出されたセルの
チャネル番号とからセルを組み立てるセル組み立て手段
8とを有するものである。
【0012】まず、入力したパケットデータ1のアドレ
ス情報をアドレス変換手段9で通信パケットデータの先
頭を示す先頭信号2から、通信パケットデータのアドレ
ス情報を検出し、そのアドレス情報に対応したセルチャ
ネル情報5が蓄積されているメモリアドレス4に変換さ
れる。
【0013】また、入力したパケットデータは、データ
分割手段7でセルのフォーマットに必要な固定長データ
3に区切られ、セル組立手段8でセルチャネルメモリ1
0から読み出されたセルチャネル情報5と、固定長デー
タ3から多重セルデータ6を出力するものである。
【0014】(実施)図2は、本発明の実施を示す
ブロック図である。
【0015】本実施例は、入力多重通信データのセル生
成において、アドレスからチャネルに変換するときのメ
モリアクセスの回数を小さくすること、すなわち、アド
レス情報の値の順番にメモリに蓄積することと比較開始
アドレスからメモリアドレスを変化させることでメモリ
アクセスの回数を減らせることにある。
【0016】具体的には、入力アドレス情報24から作
られる比較開始アドレス23により、セル化アドレス情
報26の値の順番に蓄積されているアドレス情報メモリ
36から読み出されるセル化アドレス情報26と入力ア
ドレス24を比較し比較結果からアドレス情報メモリア
ドレス25を変化させ出力セルデータ33のチャネル情
報32に対応した中間アドレス27を導くことを特徴と
する。
【0017】次に本実施例の構成について説明する。本
実施例は、通信データの中に相手先の第1のアドレス情
報を含むデータを多重入力し、広帯域ISDN(サービ
ス統合デジタル網)の非同期転送方式の固定長パケット
であるセルに分割して、送信相手先別にセル内のチャネ
ル番号を割り当てるセル生成回路を対象とするものであ
り、リードアドレスにより読み出される第2のアドレス
情報26と出力セルのチャネルナンバに対応した中間ア
ドレス27が前記第2のアドレス情報の値の大小関係の
順番に蓄積されているアドレス情報メモリ36と、中間
アドレス27によってセルのチャネル番号が読み出され
るセルチャネルメモリ40とを有している。
【0018】また、多重入力データの送信相手先の前記
第1のアドレス情報をあらかじめ定められた値で除算し
た商である比較開始アドレス生成手段35と、メモリ3
6から読み出された第2のアドレス情報26の値と入力
データの前記第1のアドレス情報24の値との大小関係
の比較を行うアドレス情報比較手段38と、アドレス情
報比較手段38の結果から入力データの前記第1のアド
レス情報が大きい時メモリ36の前記リードアドレスを
カウントアップさせ、前記第1のアドレス情報が小さい
時カウントダウンすることでアドレス情報が一致するま
で変化させるリードアドレスコントロール手段37とメ
モリ36から読み出された前記第2のアドレス情報と入
力データの前記第1のアドレス情報が一致したときの信
号と読み出された中間アドレスをメモリ40のアドレス
としてメモリ40の内容を読み出すメモリリード手段4
1とを有している。
【0019】さらに入力データをセル長に分割するデー
タ分割手段15と、データ分割手段15によって分割さ
れた固定長データとセルチャネルメモリリード手段41
によって読み出されたセルのチャネル番号とからセルを
組み立てるセル組み立て手段19とを有している。
【0020】まず、比較開始アドレス生成手段35で入
力したパケットデータ21とパケットデータの先頭を示
す先頭信号22から入力アドレス情報24を検出し、さ
らにその入力アドレス情報24をセル化するアドレス数
により割り算しその商を比較開始アドレス23として生
成する。
【0021】比較開始アドレス23は、リードアドレス
コントロール手段37でアドレス情報メモリアドレス2
5としてセル化するアドレス情報値の小さい順番に蓄積
されているアドレス情報メモリ36からセル化アドレス
情報26と中間アドレス27を読み出す。そして読み出
されたセル化アドレス情報26と入力アドレス情報24
を比較し、一致が取れていればセルチャネルメモリリー
ド手段41にアドレス一致信号28を出力し、一致が取
れていない場合はリードアドレスコントロール手段37
へ入力アドレス情報24とセル化アドレス情報26の大
小関係の示してあるアドレス不一致信号30を出力す
る。
【0022】リードアドレスコントロール手段37では
アドレス不一致信号30を受け入力アドレス情報24の
値がセル化アドレス情報26の値より大きいときはアド
レス情報メモリアドレス25をインクリメントし、セル
化アドレス情報26の値が入力アドレス情報24の値よ
り大きいときはアドレス情報メモリアドレス25をデク
リメントしアドレス一致が取れるまで行う。
【0023】アドレス一致信号28が有効のときセルチ
ャネルメモリリード変換手段41では中間アドレス27
をリード中間アドレス31に変換しセルチャネルメモリ
40からセルチャネル情報32を読み出す。
【0024】入力パケットデータ21はデータ分割手段
34で固定長データ29に分割されセル組立手段39に
出力され、セル組立手段39でセルチャネル情報32と
固定長データから出力セルデータ33を生成する。
【0025】本実施例によれば、アドレス情報を順番に
蓄積し、比較開始アドレスを決めることによりアドレス
情報の検索を従来方式に比べ短時間に行える。
【0026】
【発明の効果】以上説明したように本発明は、パケット
系データのアドレス情報をメモリのアドレスに変換し、
メモリからセルのチャネル情報を読み出すことにより、
大多重通信データのセル生成回路を小規模化できるとい
う効果を有する。
【図面の簡単な説明】
【図1】本発明の参考を示すブロック図である。
【図2】本発明の実施を示すブロック図である。
【図3】従来例を示すブロック図である。
【符号の説明】
1 パケットデータ 2 先頭信号 3 固定長データ 4 メモリアドレス 5 セルチャネル情報 6 多重セルデータ 7 データ分割手段 8 セル組み立て手段 9 アドレス変換手段 10 セルチャネルメモリ 21 パケットデータ 22 先頭信号 23 比較開始アドレス 24 入力アドレス情報 25 アドレス情報メモリアドレス 26 セル化アドレス情報 27 中間アドレス 28 アドレス一致信号 29 固定長データ 30 アドレス不一致信号 31 リード中間アドレス 32 セルチャネル情報 33 出力セルデータ 34 データ分割手段 35 比較開始アドレス生成手段 36 アドレス情報メモリ 37 リードアドレスコントロール手段 38 アドレス情報比較手段 39 セル組み立て手段

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 通信データ中に相手先の第1のアドレス
    情報を含むデータを多重入力し、広帯域ISDN(サー
    ビス統合デジタル網)の非同期転送方式の固定長パケッ
    トであるセルに分割して、送信相手先別にセル内のチャ
    ネル番号を割り当てるセル生成回路であって、 リードアドレスにより読み出される第2のアドレス情報
    と出力セルのチャネルナンバーに対応した中間アドレス
    が前記第2のアドレス情報の値の大小関係の順番に蓄積
    されている第1のメモリと、 前記中間アドレスによってセルのチャネル番号が読み出
    される第2のメモリと、 多重入カデータの送信相手先の前記第1のアドレス情報
    をあらかじめ定められた値で除算した商である比較開始
    アドレスを生成する比較開始アドレス生成手段と、前記 第1のメモリから読み出された前記第2のアドレス
    情報の値と入力データの前記第1のアドレス情報の値と
    の大小関係の比較を行うアドレス情報比較手段と、前記 アドレス情報比較手段の結果から入カデータの前記
    第1のアドレス情報が大きい場合に前記第1のメモリの
    前記リードアドレスをカウントアップさせ、前記第1の
    アドレス情報が小さい場合にカウントダウンすることで
    アドレス情報が一致するまで変化させるリードアドレス
    コントロール手段と、前記 第1のメモリから読み出された前記第2のアドレス
    情報と入力データの前記第1のアドレス情報が一致した
    ときの信号と読み出された中間アドレスを前記第2のメ
    モリのアドレスとして前記第2のメモリの内容を読み出
    すメモリリード手段と、 入力データをセル長に分割するデータ分割手段と、前記 データ分割手段によって分割された固定長データと
    メモリリード手段によって読み出されたセルのチャネル
    番号とからセルを組み立てるセル組み立て手段とを有す
    ることを特徴とするセル生成回路。
JP9206892A 1991-05-14 1992-03-18 セル生成回路 Expired - Fee Related JP2885570B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9206892A JP2885570B2 (ja) 1991-05-14 1992-03-18 セル生成回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-138444 1991-05-14
JP13844491 1991-05-14
JP9206892A JP2885570B2 (ja) 1991-05-14 1992-03-18 セル生成回路

Publications (2)

Publication Number Publication Date
JPH05110587A JPH05110587A (ja) 1993-04-30
JP2885570B2 true JP2885570B2 (ja) 1999-04-26

Family

ID=26433554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9206892A Expired - Fee Related JP2885570B2 (ja) 1991-05-14 1992-03-18 セル生成回路

Country Status (1)

Country Link
JP (1) JP2885570B2 (ja)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
信学技報 SSE90−128

Also Published As

Publication number Publication date
JPH05110587A (ja) 1993-04-30

Similar Documents

Publication Publication Date Title
EP0471344B1 (en) Traffic shaping method and circuit
US5390184A (en) Flexible scheduling mechanism for ATM switches
EP1192753B1 (en) Method and apparatus for shared buffer packet switching
US5701300A (en) Connectionless server for an asynchronous transfer mode network
JPH0439820B2 (ja)
KR940017455A (ko) Atm 다중화 처리 장치
US6167041A (en) Switch with flexible link list manager for handling ATM and STM traffic
JPH0779226A (ja) 複数チャネル送出セル帯域制御回路
US6704315B1 (en) Method for generating ATM cells for low bit rate applications
US6289014B1 (en) Multiline-correspondent cell header conversion apparatus and method
JP2885570B2 (ja) セル生成回路
JPH05327751A (ja) Atmセル化方式
US6628659B1 (en) ATM cell switching system
US6529510B1 (en) ATM switching apparatus and method thereof
US6639915B1 (en) Method and apparatus for transmission of voice data in a network structure
US6219350B1 (en) ATM cell converting apparatus which includes tone and DTMF generating function and method using the same
JP3444757B2 (ja) 音声パケット生成装置
KR100294849B1 (ko) 이동 에이티엠 셀 전송 통신 시스템, 이동 통신단말, 무선 기지국 장치, 및 이동 에이티엠 셀 전송통신 방법
KR19990013420A (ko) 통계적 데이터 압축 방법
JPH03109841A (ja) 時分割多重データ―パケット変換回路
JPH04363941A (ja) 非同期転送モード通信における盗聴防止方法
JPH0750648A (ja) 多チャンネル非同期信号多重伝送装置
EP2197131A1 (en) Method and apparatus for synchronized transport of data through an asynchronous medium
JP3031792B2 (ja) Atmセル組立方法
JP3816808B2 (ja) 伝送装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees