KR0134287B1 - 가상 채널 식별 번호와 가상 경로 식별 번호를 해석하는 장치 - Google Patents
가상 채널 식별 번호와 가상 경로 식별 번호를 해석하는 장치Info
- Publication number
- KR0134287B1 KR0134287B1 KR1019940023315A KR19940023315A KR0134287B1 KR 0134287 B1 KR0134287 B1 KR 0134287B1 KR 1019940023315 A KR1019940023315 A KR 1019940023315A KR 19940023315 A KR19940023315 A KR 19940023315A KR 0134287 B1 KR0134287 B1 KR 0134287B1
- Authority
- KR
- South Korea
- Prior art keywords
- identification number
- virtual
- virtual path
- virtual channel
- atm cell
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
- H04L2012/5624—Path aspects, e.g. path bundling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 ATM 셀 헤더(Asynchronous Transfer Mode Cell Header) 내에 설정되어 있는 가상 채널 식별 번호와 가상 경로 식별 번호를 해석하는 장치에 관한 것으로, 종래에는 ATM 셀 헤더의 가상 채널 식별 번호와 가상 경로 식별 번호를 묶어서 처리함으로써 메모리가 많이 소요되므로 이를 하드웨어적으로 구현하기가 어려웠으나, 본 발명에서는 각각의 제1,제2 저장부(30,40)에 가상 채널 식별 번호와 가상 경로 식별 번호를 각각 저장하여 가상 채널 식별 번호와 가상 경로 식별번호를 해석함으로써 메모리의 크기가 2의 16승과 2의 8승의 두 개로 구현할 수 있으며, 해당 ATM 적응 계층 타입이 여러 가지로 추가될 경우, 그만큼 메모리의 개수를 늘리면 되는 등 메모리의 크기를 고정시킬 수 있으며 결국, 메모리의 크기가 줄어들기 때문에 가격이 하강하는 효과가 있다.
Description
도면은 본 발명에 따른 가상 채널 식별 번호와 가상 경로 식별 번호를 해석하는 장치의 일 실시예를 나타낸 블록도
*도면의 주요부분에 대한 부호의 설명*
10 : 제어부,20 : 버퍼,
30,40 : 제1,제2 저장부
본 발명은 가상 채널 식별 번호(Virtual Channel Identifier; VCI) 가상 경로 식별 번호(Virtual Path Identifier, VPI)를 해석하는 장치에 관한 것으로 특히, ATM 셀 헤더(Asynchronous Transfer Mode Cell Header) 내에 설정되어 있는 가상 채널 식별 번호와 가상 경로 식별 번호를 해석하는 장치에 관한 것이다.
이와 관련하여, 종래 ATM 셀 헤더의 가상 채널 식별 번호와 가상 경로 식별 번호와 가상 경로 식별 번호를 처리할 때, 가상 채널 식별 번호와 가상 경로 식별 번호는 모두 합해서 24비트에 해당하는데, 이를 묶어서 처리하여 이로부터 셀 타입을 해석한다.
그러나, 이와 같은 종래의 기술에 있어서는 ATM 셀 헤더의 가상 채널 식별번호와 가상 경로 식별 번호를 묶어서 처리함으로써 메모리가 많이 소요되므로 이를 하드웨어(hardware)적으로 구현하기가 어렵다.
본 발명은 이와 같은 종래의 결점을 해결하기 위하여 안출한 것으로, ATM 셀 헤더의 가상 채널 식별 번호와 가상 경로 식별 번호를 처리함에 따른 메모리의 용량을 줄일 수 있는 가상 채널 식별 번호와 가상 경로 식별 번호를 해석하는 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 ATM 셀 신호를 입출력하며, 가상 채널 식별 번호와 가상 경로 식별 번호를 각각 저장하기 위한 어드레스를 출력하는 제어부와, 제어부로부터 ATM 셀 신호를 입출력하여 ATM 셀 신호 중 헤더 정보를 각각의 저장부에 인가해서 그 각각의 저장부에 저장된 타입과 같은 타입을 가리키면 해당 타입의 ATM 적응 계층(ATM Adaption Layer; AAL)을 지정하도록 하는 버퍼(Buffer)와, 버퍼에 접속되어 제어부의 어드레스 신호에 따라 ATM 셀의 가상 채널 식별 번호를 저장하는 제1 저장부와, 버퍼에 접속되어 제어부의 어드레스 신호에 따라 ATM 셀의 가상 경로 식별 번호를 저장하는 제2 저장부로 이루어지는 것을 특징으로 한다.
이와 같은 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
첨부된 도면은 본 발명에 따른 가상 채널 식별 번호와 가상 경로 식별 번호를 해석하는 장치의 일 실시예를 나타낸 블록도로, ATM 셀 신호를 입출력하며, 가상 채널 식별 번호와 가상 경로 식별 번호를 각각 저장하기 위한 어드레스를 출력하는 제어부(중앙 처리 장치, Central Processing Unit; CPU)(10)와, 제어부(10)의 ATM 셀 신호를 입출력하여 그 ATM 셀 신호 중 헤더정보를 각각의 제1,제2 저장부에 인가해서 그 각각의 제1,제2 저장부에 저장된 타입과 같은 타입을 가리키면 해당 타입의 ATM 적응 계층을 지정하도록 하는 버퍼(First In First Out; FIFO)(20)와, 버퍼(20)에 접속되어 제어부(10)의 어드레스 신호에 따라 ATM 셀의 가상 채널 식별 번호를 저장하는 제1 저장부(Random Access Memory; RAM)(30)와, 버퍼(20)에 접속되어 제어부(10)의 어드레스 신호에 따라 ATM 셀의 가상 경로 식별 번호를 저장하는 제2 저장부(RAM)(40)로 이루어진다.
이와 같이 이루어지는 본 발명을 보면 먼저, 제어부(10)는 버퍼(20)와 ATM 셀 신호를 입출력하며, 가상 채널 식별 번호와 가상 경로 식별 번호를 각각 저장하기 위한 어드레스를 출력하고, 버퍼(20)는 선입 선출 방식으로 제어부(10)의 ATM 셀 신호를 입출력하여 ATM 셀 신호 중 헤더 정보를 각각의 제1,제2 저장부(30,40)에 인가해서 그 각각의 제1제2 저장부(30,40)에 저장된 타입과 같은 타입을 가리키면 해당 타입의 ATM 적응 계층을 지정하도록 한다.
다음, 제1 저장부(30)는 버퍼(20)에 접속되어 제어부(10)의 어드레스 신호에 따라 ATM 셀의 가상 채널 식별 번호를 저장하며, 제2 저장부(40)는 버퍼(20)에 접속되어 제어부(10)의 어드레스 신호에 따라 ATM 셀의 가상 경로 식별 번호를 저장한다.
즉, 제1,제2 저장부(30,40)는 콜 셋업(Call set-up)시에 정해진 값과 해당 ATM 적응 계층의 정보를 제어부(10)로부터 인가 받아 저장해 놓았다가 이로부터 다시 읽혀질 수 있도록 한다.
여기서, 본 발명에 따른 하나의 단말기에는 각 ATM 적응계층이 세개 존재함을 가정하는데, 이는 ATM 적응 계층이 현재 3가지가 제안되고 있음에 따른 것이다. 이에, 제1 저장부(30)는 콜 셋업시에 가상 채널 식별 번호의 한 바이트를 각 타입별로 4개의 구간으로 나누어서 각각 한 개의 타입을 나타내는 각 두비트가 해당 ATM 적응 계층의 정보를 갖으며, 제2 저장부(40)도 제1 저장부(30)의 경우와 같은 방식으로 가상 경로 식별 번호를 처리한다.
다음, 버퍼(20)는 입력되는 ATM 셀 신호의 헤더 정보를 각 제1,제2 저장부(30,40)에 입력시켜 이로부터 제1,제2 저장부(30,40)에 저장된 것과 같은 타입이면 정당한 값으로 보고 해당 타입의 ATM 적응 계층을 지정한다.
상기 사용된 각 용어의 정의를 간단하게 설명하면 다음과 같다.
가상채널 식별 번호: ATM 셀들 중 한 가상 경로 중에서 동일한 가상 채널에 속하는 셀들을 식별하기 위한 것.가상 경로 식별 번호: ATM 셀들 중 동일한 가상 경로에 속하는 셀들을 식별하기 위한 것.
비동식 전달 모드: 광대역 종합 정보 통신망(Broad Integrated Services Digital Network; BISDN)을 구현하기 위한 통신 방식으로, 비동기식 전달 모드는 비동기식 시분할 다중화(Asynchronous Time Division Multiplexing; ATDM)을 사용하는 특수한 형태의 패킷(Packet)형 전달 방식이다.
ATM 셀 헬더: 비동기식 시분할 다중화된 정보 흐름 내에 존재하는 ATM 셀들 중 동일한 가상 채널에 속하는 셀들을 식별하기 위한 것으로, 가상 경로 식별 번호와 가상 채널 식별 번호를 이용하여 셀들을 식별한다.
이때, 가상 경로는 일정한 경로를 공유하는 가상 채널들의 다발을 의미하고, ATM 셀 헤더는 그 밖의 유로 부하 형태(Payload Type; PT)를 구분해 주고, 셀 포기 순위(Cell Loss Priority; CLP)를 표시해 주며, 헤더 오류 제어(Header Error Control; HEC) 기능을 제공한다.
그리고, 사용자 망 접면(User Network Interfacef; UNI)에서는 셀 헤더에 일반 흐름 제어(Generic Flow Control; GFC) 기능도 추가로 제공한다.
ATM 적응 계층: 상위 계층의 사용자 서비스 정보를 프로토콜 데이터 단위(Protocol Data Unit; PDU)로 만들어 주는 수렴 부계층(Convergence Sublayer)과 프로토콜 데이터 단위를 절단하여 ATM 셀의 사용자 정보 구간을 형성하는 절단 및 재결합(Segmentation And Reassembly; SAR) 부계층으로 구성된다.
이상에서 설명한 바와 같이 본 발명은 각각의 제1,제2 저장부(30,40)에 가상 채널 식별 번호와 가상 경로 식별 번호를 각각 저장하여 가상 채널 식별 번호와 가상 경로 식별 번호를 해석함으로써 메모리의 크기가 2의 16승과 2의 8승인 두 개의 메모리로 구현할 수 있으며, 해당 ATM 적응 계층 타입이 여러 가지로 추가될 경우, 그만큼 메모리의 개수를 늘리면 되는 등 메모리의 크기를 고정시킬 수 있으며 결국, 메모리의 용량이 줄어들기 때문에 가격이 하강하는 효과가 있다.
Claims (2)
- ATM 셀 신호를 입출력하며, 가상 채널 식별 번호와 가상 경로 식별 번호를 각각 저장하기 위한 어드레스를 각각 출력하는 제어부(10); 상기 제어부(10)의 ATM 셀 신호를 입출력하여 ATM 셀 신호 중 헤더 정보를 각각의 제1,제2 저장부(30,40)에 인가해서 그 각각의 제1,제2 저장부(30,40)에 저장된 타입과 같은 타입을 가리키면 해당 타입의 ATM 적응 계층을 지정하도록 하는 버퍼(20); 상기 버퍼(20)에 접속되어 상기 제어부(10)의 어드레스 신호에 따라 ATM 셀의 가상 채널 식별 번호를 저장하는 제1 저장부(30); 상기 버퍼(20)에 접속되어 상기 제어부(10)의 어드레스 신호에 따라 ATM 셀의 가상 경로 식별 번호를 저장하는 제2 저장부(40)를 포함하는 가상 채널 식별 번호와 가상 경로 식별 번호를 해석하는 장치.
- 제1항에 있어서, 상기 제1,제2 저장부(30,40)는 RAM으로 이루어지는 것을 특징으로 하는 가상 채널 식별 번호와 가상 경로 식별 번호를 해석하는 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940023315A KR0134287B1 (ko) | 1994-09-15 | 1994-09-15 | 가상 채널 식별 번호와 가상 경로 식별 번호를 해석하는 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940023315A KR0134287B1 (ko) | 1994-09-15 | 1994-09-15 | 가상 채널 식별 번호와 가상 경로 식별 번호를 해석하는 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960012831A KR960012831A (ko) | 1996-04-20 |
| KR0134287B1 true KR0134287B1 (ko) | 1998-04-27 |
Family
ID=19392818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940023315A KR0134287B1 (ko) | 1994-09-15 | 1994-09-15 | 가상 채널 식별 번호와 가상 경로 식별 번호를 해석하는 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0134287B1 (ko) |
-
1994
- 1994-09-15 KR KR1019940023315A patent/KR0134287B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960012831A (ko) | 1996-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5917828A (en) | ATM reassembly controller and method | |
| KR100258137B1 (ko) | 비동기 전송 시스템에서의 가상경로 및 가상 채널 인식자의 개선된 할당방법 및 장치 | |
| EP0975189A2 (en) | AAL Receiving circuit and method of processing ATM cells | |
| WO1995035008A1 (en) | Communications system | |
| US6597696B1 (en) | Variable length packet switch | |
| EP0828402A2 (en) | A system for emulating a virtual path in an ATM network | |
| KR100223298B1 (ko) | 광대역 종합 정보 통신망의 터미널 정합 장치 | |
| KR0134287B1 (ko) | 가상 채널 식별 번호와 가상 경로 식별 번호를 해석하는 장치 | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| EP0794685A1 (en) | Maniplulation of header field in AMT cell | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| KR0185860B1 (ko) | 에이에이엘 타입 1에서의 고정비트율 데이터 처리장치 및 그처리방법 | |
| EP1282276B1 (en) | Channel resource allocation arrangement and method | |
| Konstantoulakis et al. | Transfer of data over ATM networks using available bit rate (ABR) | |
| US6757295B1 (en) | Method for regenerating a point-to-multipoint interface on a point-to-point interface | |
| KR970002816B1 (ko) | Oam 셀 처리기능을 갖는 aal 5 송신처리장치 | |
| KR0134289B1 (ko) | 비동기식 전달 모드 셀 헤더의 에러를 체크하는 장치 | |
| KR970002789B1 (ko) | 광대역 통신 단말 카드의 타입/ 데이타 송신기능 테스트방법 및 장치 | |
| KR0134288B1 (ko) | 에이에이엘(aal)-3/4 계층의 데이터 전달 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111201 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20121203 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |