KR960019992A - 전류형 인버터회로, 전류형 논리회로, 전류형 래치회로, 반도체 집적회로, 전류형 링 발진기, 전압제어발진기 및 pll회로 - Google Patents

전류형 인버터회로, 전류형 논리회로, 전류형 래치회로, 반도체 집적회로, 전류형 링 발진기, 전압제어발진기 및 pll회로 Download PDF

Info

Publication number
KR960019992A
KR960019992A KR1019950042075A KR19950042075A KR960019992A KR 960019992 A KR960019992 A KR 960019992A KR 1019950042075 A KR1019950042075 A KR 1019950042075A KR 19950042075 A KR19950042075 A KR 19950042075A KR 960019992 A KR960019992 A KR 960019992A
Authority
KR
South Korea
Prior art keywords
current
input
output
circuit
providing
Prior art date
Application number
KR1019950042075A
Other languages
English (en)
Other versions
KR100209253B1 (ko
Inventor
하루후사 콘도
히로미 노타니
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR960019992A publication Critical patent/KR960019992A/ko
Application granted granted Critical
Publication of KR100209253B1 publication Critical patent/KR100209253B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356069—Bistable circuits using additional transistors in the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dram (AREA)

Abstract

낮은 전력 소모를 가지고 고속으로 동작하는 전류형 인버터 회로 등을 얻는다.
기준전원(1)은 전원(VDD)에 연결된 일 끝단과 기준전류(Iref)를 다른 끝단을 갖는다.
전류미러회로(CMI)의 NMOS트랜지스터(Q1)의 드레인과 게이트는, 입력부로서, 입력신호(Iin)를 입력받는다.
NMOS 트랜지스터(Q2)의 드레인은 기준전원(1)의 다른 끝단의 절점(NI)에 출력부로서 연결된다.
입력부로서, 전류미러회로(CM2)의 NMOS 트랜지스터(Q3)의 드레인과 게이트는 절점(NI)에 연결되는 반면, NMOS 트랜지스터(Q4)의 드레인은 출력전류(Iout)를 출력하는 출력부의 기능을 한다.
트랜지스터는 TS1 ≥ 1, TS2≥ 1, 및 TS1·TS2 > 의 조건을 만족하도록 설정되고, 여기에서 TS1는 NMOS 트랜지스터(Q2)와 NMOS 트랜지스터(Q1)의 크기의 비이고, TS2는 NMOS 트랜지스터(Q4)와 NMOS 트랜지스터(Q3)의 크기의 비이다.

Description

전류형 인버터회로, 전류형 논리회로, 전류형 래치회로, 반도체 집적회로, 전류형 링 발진기, 전압제어발진기 및 PLL회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 제1국면에 따른 전류형 인버터 회로의 구조를 도시하는 회로도,
제10도는 본 발명의 제4실시예에 따른 전류형 NOR게이트 회로의 구조를 도시하는 도면,
제12도는 본 발명의 제5실시예의 제1국면에 따른 전류형 NAND게이트 회로의 구조를 도시하는 도면,
제18도는 본 발명의 제8실시예의 제1국면에 따른 전류형 D-래치 회로의 구조를 도시하는 회로도,
제25도는 본 발명의 제11실시예에 따른 선택회로의 회로도,
제28도는 본 발명의 제12실시예의 제1국면에 따른 전류/전압 변환회로의 구조를 도시하는 회로도,
제32도는 바이어스 발생 회로의 회로도,
제34도는 본 발명의 제15실시예에 따른 전류형 링 발진기의 구조를 도시하는 블럭도,
제26도는 본 발명의 제16실시예에 따른 전압제어 발진기의 구조를 도시하는 블럭도,
제40도는 본 발명의 제17실시예에 따른 PLL 회로의 구조의 블럭도.

Claims (25)

  1. 제1전원 및 제2전원; 상기 제1전원에 연결된 일 끝단과 기준전류를 제공하기 위한 다른 끝단을 갖는 기준 전류 제공수단; 입력전류를 입력받기 위한 제1입력부와 상기 기준전류 제공수단의 다른 끝단에 연결된 제1출력부를 갖으며, 상기 입력전류에 비례하는 크기를 갖는 중간 출력전류를 상기 제1출력부와 제2전원 사이에 제공하는 제1전류미러회로; 상기 기준전류 제공수단의 다른 끝단에 연결된 제2입력부와 출력전류를 운반하기 위한 제2출력부를 갖으며, 상기 제2입력부와 상기 제2전원 사이에 흐르는 중간 입력전류에 비례하는 크기를 갖는 출력전류를 상기 제2출력부와 상기 제2전원 사이에 제공하는 제2전류미러회로로 구성되며, N1·II ≥ IR; N2≥ 1; 및 N1 ·2 > 1(II는 상기 입력전류의 크기, IR는 상기 기준전류의 크기, N1은 상기 중간 출력전류와 상기 입력전류간의 크기의 비, N2는 상기 출력전류와 상기 중간 입력전류간의 크기의 비)의 조건을 만족하는 것을 특징으로 하는 전류형 인버터 회로.
  2. 제1항에 있어서, 상기 입력전류에 비례하는 크기의 선택 출력전류를 제공하기 위하여 전류미러 접속 내의 상기 제1전류미러회로의 상기 제1입력부에 연결되는 선택전류 제공수단을 부가하는 것을 특징으로 하는 전류형 인버터 회로.
  3. 제1항에 있어서, 상기 기준전류 제공수단은 외부로부터 제어신호를 입력받아 상기 제어신호에 근거하여 상기 기준전류의 크기를 설정하는 것을 특징으로 하는 전류형 인버터 회로.
  4. 제3항에 있어서, 상기 제2전류미러회로는 상기 제3출력부와 상기 제2전원 사이에 상기 중간 입력전류에 비례하는 크기를 갖는 제2출력전류를 제공하기 위하여 상기 제2출력을 운반하는 제3출력을 갖으며, N3≥ 1; 및 N1·N3>1(N3은 상기 제2출력전류와 상기 중간 입력전류간의 크기의 비)의 조건을 만족하는 것을 특징으로 하는 전류형 인버터 회로로.
  5. 제1전원 및 제2전원; 상기 제1전원에 연결된 일 끝단과 기준전류를 제공하기 위한 다른 끝단을 갖는 기준 전류 제공수단; 제1입력전류를 입력받기 위한 제1입력부와 상기 기준전류 제공수단의 다른 끝단에 연결된 제1출력부를 갖으며, 상기 제1출력부와 상기 제2전원 사이에 상기 제1입력전류에 비례하는 크기를 갖는 제1중간 출력전류를 제공하기 위한 제1전류미러회로; 제2입력전류를 받기 위한 제2입력부와 상기 기준전류 제공수단의 다른 끝단에 연결된 제2출력부를 갖으며, 상기 제2출력부와 상기 제2전원 사이에 상기 제2입력전류에 비례하는 크기의 제2중간 출력전류를 제공하는 제2전류미러회로; 상기 기준전류 제공수단의 다른 끝단에 연결된 제3입력부와 출력전류를 운반하는 기능을 하는 제3출력부를 갖으며, 상기 제3입력부와 상기 제2전원 사이에 흐르는 중간 입력전류에 비례하는 상기 출력전류를 상기 제3출력부와 상기 제2전원 사이에 제공하는 제3전류미러회로로 구성되며, N1·II1≥ IR; N2·II2≥IR; N3≥1, N1·N3 > 1, N2·N3 > 1(II1은 상기 제1입력전류의 크기, II2는 상기 제2입력전류의 크기, IR은 상기 기준전류의 크기, N1은 상기 제1중간 출력전류와 상기 제1입력 전류간의 크기의 비, N2는 상기 제2중간 출력전류와 상기 제2입력전류간의 크기의 비, N3은 상기 출력전류와 상기 중간 입력전류간의 크기의 비)의 조건을 만족하는 전류형 논리회로.
  6. 제1전원 및 제2전원; 상기 제1전원에 연결된 일 끝단과 기준전류를 체공하기 위한 다른 끝단을 갖는 기준 전류 제공수단; 제1입력전류를 입력받기 위한 제1입력부와 상기 기준전류 제공수단의 다른 끝단에 연결된 제1출력부를 갖는 제1전류 미러회로; 제2입력전류를 받기 위한 제2입력부와, 상기 제1입력전류에 비례하는 제1중간 출력전류를 상기 제1출력부와 상기 제2출력부 사이에 제공하는 상기 제1전류 미러회로를 통해 상기 기준전류 제공수단의 다른 끝단에 연결된 제2출력부를 갖으며, 상기 제2입력전류에 비례하는 제2중간 출력전류를 상기 제2출력부와 상기 제2전원 사이에 제공하는 제2전류미러회로; 및 상기 기준전류 제공수단의 다른 끝단에 연결된 제3입력부와 출력전류를 운반하는 기능을 하는 제3출력부를 갖으며, 상기 제3입력부와 상기 제2전원 사이에 흐르는 중간 입력전류에 비례하는 상기 출력전류를 상기 제3출력부와 상기 제2전원 사이에 제공하는 제3전류 미러회로로 구성되며, N1·R1≥IR; N2·II2≥IR; N3≥1, N1·N3 > 1, N2·N3 > I(II1은 상기 제1입력전류의 크기, II2는 상기 제2입력전류의 크기, IR은 상기 기준전류의 크기, N1은 상기 제1중간 출력전류와 상기 제1입력전류간의 크기의 비, N2는 상기 제2중간 출력전류와 상기 제2입력전류간의 크기의 비, N3은 상기 출력전류와 상기 중간 입력전류간의 크기의 비)의 조건을 만족하는 전류형 논리회로.
  7. 제6항에 있어서, 상기 제2전류미러회로의 상기 제2출력부와 동일한 크기의 부하를 상기 제1입력부에 제공하기 위하여 상기 제1전류미러회로의 상기 제1입력부에 연결되는 부하 수단을 부가하는 것을 특징으로 하는 전류형 논리회로.
  8. 제7항에 있어서, 전류미러 접속 내에서 상기 제1전류미러회로의 상기 제1입력부와 상기 제2전류미러회로의 상기 제2입력부의 하나에 연결되고, 이로써 상기 전류미러 접속 내에 있는 상기 제1 및 제2입력부의 일에 제공되는 상기 제1 및 제2입력전류의 일에 비례하는 크기의 선택전류를 제공하는 선택전류 제공수단을 부가하는 것을 특징으로 하는 전류형 논리회로.
  9. 제1전원 및 제2전원; 상기 제1전원에 연결된 일 끝단과 기준전류를 제공하기 위한 다른 끝단을 갖는 기준 전류 제공수단; 입력전류를 입력받기 위한 제1입력부와 상기 기준전류 제공수단의 다른 끝단에 연결되는 제1출력부를 갖으며, 상기 입력전류에 비례하는 중간 출력전류를 상기 제1출력부와 상기 제2전원 사이에 제공하기 위한 제1전류미러회로; 및 상기 기준전류 제공수단의 다른 끝단에 연결된 제2입력부와 상기 제2입력부와 상기 제2전원 사이에 흐르는 중간 입력전류에 비례하는 크기의 출력전류를 상기 제2출력부와 상기 제2전원 사이에 제공하기 위하여 상기 출력전류를 운반하기 위한 제2출력부를 갖는 제2전류미러회로를 포함하는 제1전류형 인버터 회로 및 제2전류형 인버터 회로; 및 제1접속부와 제2접속부를 갖으며, 상기 제1접속부는 상기 제1전류형 인버터 회로의 제2출력부에 연결되고, 상기 제2접속부는 상기 제2전류형 인버터 회로의 제1입력부에 연결되며, 제1전류형 인버터 회로로부터의 상기 출력전류에 비례하는 전류의 상기 제1전원과 상기 제2전류형 인버터 회로 사이에 상기 제2전류형 인버터 회로에 제공되는 상기 입력전류로서 제공되는 접속회로로 구성되는 전류형 논리회로.
  10. 제9항에 있어서, N11·II1≥IR; N12≥1, N21≥1, N22≥1,N3>1, N11· N12·N21·N22·N3 > 1 (II1은 상기 제1전류형 인버터 회로에 의해 입력된 상기 입력전류의 크기, IR은 상기 기준전류의 크기, N11은 상기 제1전류형 인버터 회로 내의 상기 중간 출력전류와 상기 입력전류간의 크기의 비, N12는 상기 제1전류형 인버터 회로 내의 상기 중간 출력전류와 상기 중간 입력전류간의 크기의 비, N21은 상기 제2전류형 인버터 회로 내의 상기 중간 출력전류와 상기 입력전류간의 크기의 비, N22는 상기 제2전류형 인버터 회로 내의 상기 출력전류와 상기 중간 입력전류간의 크기의 비, N3은 상기 결속회로 내의 상기 제2전류형 인버터 회로에의 상기 입력전류와 제1전류형 인버터 회로로부터의 상기 출력전류간의 크기의 비)의 조건을 만족하는 것을 특징으로 하는 전류형 논리회로.
  11. 제9항에 있어서, 제3전류형 인버터 회로 및 제4전류형 인버터 회로가 부가되고, 상기 제3전류형 인버터 회로는 상기 제1전원에 연결되는 일끝단과 제2기준전류를 입력받기 위한 다른 끝단을 갖는 제2기준전류 제공수단; 제2입력전류를 입력받기 위한 제3입력부와 제2기준전류 제공수단에 연결된 제3출력부를 갖으며, 상기 제2입력전류에 비례하는 제2중간 출력전류를 상기 제3출력부와 상기 제2전원 사이에 제공하는 제3전류미러회로; 및 상기 제2기준전류 제공수단의 다른 끝단에 연결된 제4입력부와 제2출력전류를 운반하기 위한 제4출력부를 갖으며, 상기 제4입력부와 상기 제2전원 사이에 흐르는 제2중간 입력전류에 비례하는 제2출력전류를 상기 제4출력부와 상기 제2전원 사이에 제공하는 제4전류미러회로를 포함하고, 상기 제4전류형 인버터 회로는 상기 제2전원에 연결된 일끝단과 제3기준전류를 전달하기 위 한 다른 끝단을 갖는 제3기준전류 제공수단; 제3입력전류를 입력받기 위한 제5입력부와 상기 제3기준전류 제공수단의 다른 끝단에 연결된 제5출력부를 갖으며, 상기 제3입력전류에 비례하는 제3중간 출력전류를 상기 제5출력부와 상기 제1전원 사이에 제공하는 제5전류미러회로; 및 상기 제3기준전류 제공수단이 다른 끝단에 연결된 제6입력부와 제3출력전류를 운반하기 위한 제6출력부를 갖으며, 상기 제6입력부와 상기 제1전원 사이에 흐르는 제3중간 입력전류에 비례하는 상기 제3출력전류를 상기 제6출력부와 상기 제1전원 사이에 제공하는 제6전류미러회로를 포함하며, 상기 제3전류미러회로의 상기 제4출력부와 상기 제4전류미러회로의 상기 제5입력부가 서로간에 연결되어 상기 제2출력전류가 상기 제3입력전류로서 사용되는 것을 특징으로 하는 전류형 논리회로.
  12. 제1전원과 제2전원; 및 제1전류형 인버터 회로 및 제2전류형 인버터 회로로 구성되고, 상기 제1전류형 인버터 회로는 상기 제1전원에 연결되는 일 끝단과 제1기준전류를 제공하기 위한 다른 끝단을 갖는 제1기준전류 제공수단; 제1입력전류를 입력받기 위한 제1입력부와 상기 제1기준전류 제공수단의 다른 끝단에 연결된 제1출력부를 갖으며, 상기 제1입력전류에 비례하는 제1중간 출력전류를 상기 제1출력부와 상기 제2전원 사이에 제공하는 제1전류미러회로; 및 상기 제1기준전류 제공수단의 다른 끝단에 연결된 제2입력부와 제1출력전류를 운반하기 위한 제2출력부를 갖으며, 상기 제2입력부와 상기 제2전원 사이에 흐르는 제1중간 입력전류에 비례하는 제1출력전류를 상기 제2출력부와 상기 제2전원 사이에 제공하는 제2전류미러회로를 포함하며, 상기 제2전류형 인버터 회로는 상기 제2전원에 연결된 일 끝단과 제2기준전류를 제공하기 위한 다른 끝단을 갖는 제2기준전류 제공수단; 제2입력전류를 입력받기 위한 제3입력부와 상기 제2기준전류 제공수단의 다른 끝단에 연결된 제3출력부를 갖으며, 상기 제2입력전류에 비례하는 제2중간 출력전류를 상기 제3출력부와 상기 제1전원 사이에 제공하는 제3전류미러회로; 및 상기 제2기준전류 제공수단의 다른 끝단에 연결되는 제4입력부와 제2출력전류를 운반하기 위한 제4출력부를 갖으며, 상기 제4입력부와 상기 제1전원 사이에 흐르는 제2중간 입력전류에 비례하는 제2출력전류를 상기 제4출력부와 상기 제1전원 사이에 제공하는 제4전류미러회로를 포함하고, 상기 제1전류미러회로의 상기 제2출력부와 상기 제2전류미러회로의 상기 제3입력부가 서로 연결되어 상기 제1출력전류가 상기 제2입력전류로서 사용되는 것을 특징으로 하는 전류형 논리회로.
  13. 제11항에 있어서, N11·II1≥IR; N12≥1, N21≥1, N22>1, N11·N12 ·N21·N22 > 1(II1은 상기 제1전류형 인버터 회로에 의해 입력된 상기 입력전류의 크기, IR은 상기 기준전류의 크기, N11은 상기 제1중간 출력전류와 상기 입력전류간의 크기의 비, N12는 상기 제1출력전류와 상기 제1중간 출력전류간의 크기의 비, N21은 상기 제2중간 출력전류와 상기 제2입력전류간의 크기의 비, N22는 상기 제2출력전류와 상기 제2중간 입력전류간의 크기의 비)의 조건을 만족하는 것을 특징으로 하는 전류형 논리회로.
  14. 제1전원과 제2전원; 및 제1전류형 인버터 회로 및 제2전류형 인버터 회로로 구성되고, 상기 제1전류형 인버터 회로는 상기 제1전원에 연결되는 일 끝단과 제1기준전류를 제공하기 위한 다른 끝단을 갖는 제1기준전류 제공수단; 제1입력전류를 입력받기 위한 제1입력부와 상기 제1기준전류 제공수단의 다른 끝단에 연결된 제1출력부를 갖으며, 상기 제1입력전류에 비례하는 제1중간 출력전류를 상기 제1출력부와 상기 제2전원 사이에 제공하는 제1전류미러회로; 및 상기 제1기준전류 제공수단의 다른 끝단에 연결된 제2입력부와 제1출력전류를 운반하기 위한 제2출력부를 갖으며, 상기 제2입력부와 상기 제2전원 사이에 흐르는 제1중간 입력전류에 비례하는 제1출력전류를 상기 제2출력부와 상기 제2전원 사이에 제공하는 제2전류미러회로를 포함하며, 상기 제2전류형 인버터 회로는 상기 제2전원에 연결된 일끝단과 제2기준전류를 제공하기 위한 다른 끝단을 갖는 제2기준전류 제공수단; 제2입력전류를 입력받기 위한 제3입력부와 상기 제2기준전류 제공수단의 다른 끝단에 연결된 제3출력부를 갖으며, 상기 제2입력전류에 비례하는 제2중간 출력전류를 상기 제3출력부와 상기 제1전원 사이에 제공하는 제3전류미러회로; 및 상기 제2기준전류 제공수단의 다른 끝단에 연결된 제4입력부와 제2출력전류를 운반하기 위한 제4출력부를 갖으며, 상기 제4입력부와 상기 제1전원 사이에 흐르는 제2중간 입력전류에 비례하는 상기 제2출력전류를 상기 제4출력부와 상기 제1전원 사이에 제공하는 제4전류미러회로를 포함하고, 상기 제1전류형 인버터 회로의 상기 제2출력부와 상기 제2전류형 인버터 회로의 상기 제3입력부가 서로 연결되어 상기 제1 및 제2전류형 인버터 회로가 상기 제1출력전류를 상기 제2입력전류로서 처리하며, 상기 전류형 논리회로는 외부 입력전류를 입력받기 위한 제5입력부와 제5출력부를 갖으며, 상기 외부 입력전류에 비례하는 크기의 외부 중간 출력전류를 상기 제5출력부와 상기 제2전원 사이에 제공하는 외부 입력전류미러회로; 상기 외부 입력전류미러회로의 상기 제5출력부와 상기 제1출력미러회로의 상기 제1입력부 또는 제2입력부를 전기적으로 연결하고 단락시키는 제1스위칭 동작을 수행하는 클락신호와, 상기 제4전류미러회로의 상기 제4출력와 상기 제1출력미러회로의 상기 제1입력부를 전기적으로 연결하고 단락시키는 제2스위칭 동작을 수행하는 클락신호에 응하여, 상기 클락신호를 입력받기 위한 스위칭 수단; 및 전류미러 접속 내의 상기 제4전류미러회로의 상기 제4입력부에 연결되며, 상기 제2중간 입력전류에 비례하는 크기의 외부 입력전류를 출력하는 전류출력수단을 부가하는 것을 특징으로 하는 전류형 논리회로.
  15. 제14항에 있어, 상기 클락신호는 전류 신호이고, 상기 스위칭 수단은 상기 클락 신호의 전류 크기에 근거하여 상기 제1 및 상기 제2스위칭 동작을 수행하는 것을 특징으로 하는 전류형 논리회로.
  16. 제14항에 있어서, 상기 클락신호는 전압신호이고, 상기 스위칭 수단은 상기 제1 및 상기 제2스위칭 동작을 상기 클락신호의 전압 크기에 근거하여 수행하는 것을 특징으로 하는 전류형 논리회로.
  17. 제1전원 및 제2전원; 상기 제1전원에 연결되고, 제1입력부와 제1출력부를 갖으며, 상기 제1입력부를 통하여 흐르는 상기 제1입력전류에 비례하는 제1중간 출력전류를 상기 제1출력부로부터 제공하는 제1전류미러회로; 상기 제2전원에 연결되고, 제2입력부와 제2출력부를 갖으며, 상기 제2입력부를 통하여 흐르는 제2중간 출력전류를 제공하는 상기 제2출력부로부터 제2전류미러회로; 외부 입력전류를 입력받기 위한 제3입력부와 제3출력부를 갖으며, 상기 외부 입력전류에 비례하는 크기의 외부 출력전류를 상기 제3출력부로부터 제공하는 외부 입력전류미러회로; 상기 제1 및 상기 제2전류미러회로의 상기 제1 및 상기 제2입력부의 일과 상기 외부 입력전류미러회로의 상기 제3출력부를 전기적으로 연결하고 단락시키는 제1스위칭 동작을 수행하는 클락신호와, 상기 제1전류미러회로의 상기 제1입력부와 상기 제2전류 미러회로의 상기 제2출력부를 전기적으로 연결하고 단락시키는 제2스위칭 동작을 수행하는 클락신호와, 상기 제1전류미러회로의 상기 제1출력부와 상기 제2전류미러회로의 상기 제2입력부를 전기적으로 연결하고 단락시키는 제3스위칭 동작을 수행하는 클락신호에 응하여 상기 클락신호를 입력받기 위한 스위칭 수단; 및 전류미러 접속 내의 상기 제1 및 상기 제2전류미러회로의 상기 제1 및 상기 제2입력부의 일에 연결되고, 상기 제1 또는 제2중간 입력전류에 비례하는 크기의 외부 출력전류를 제공하는 전류 출력 수단으로 구성되는 것을 특징으로 하는 전류형 논리회로.
  18. 전류형 인버터 회로를 포함하고, 각각이 소정의 논리 기능을 수행하는 다수의 매크로 블럭에 의해 형성되며, 상기 전류형 인버터 회로는 제1전원 및 제2전원; 상기 제1전원에 연결되는 일 끝단과 기준전류를 제공하기 위한 다른 끌단을 갖으며, 외부로부터 제어신호를 입력받아 상기 제어신호에 근거하여 상기 기준전류의 크기를 설정하는 기준전류 제공수단; 입력전류를 입력받기 위한 제1입력부와 상기 기준전류 제공수단의 다른 끝단에 연결된 제1출력부를 갖으며, 상기 입력전류에 비례하는 중간 출력전류를 상기 제1출력부와 상기 제2전원 사이에 제공하는 제1전류미러회로; 및 상기 기준전류 제공수단의 다른 끝단에 연결된 제2입력부와 출력전류를 운반하기 위한 제2출력부를 갖으며, 상기 제2입력부와 상기 제2전원 사이에 흐르는 중간 입력전류에 비례하는 상기 출력전류를 상기 제2출력부과 상기 제2전원 사이에 제공하는 제2전류미러회로를 포함하고, 상기 전류형 인버터 회로는 N1·II≥ IR; N2≥ 1; 및 N1·N2 > 1(II는 상기 입력전류의 크기, IR는 상기 기준전류의 크기, N1은 상기 중간 출력전류와 상기 입력전류간의 크기의 비, N2는 상기 출력전류와 상기 중간 입력전류간의 크기의 비)의 조건을 만족하며, 상기 다수의 매크로 블럭의 각각은 최소한 하나의 상기 전류형 인버터 회로를 포함하고 상기 제어신호를 서로 독립적으로 입력받는 것을 특징으로 하는 반도체 집적회로.
  19. 제18항에 있어서, 상기 제어신호를 발생하기 위한 회로가 상기 다수의 매크로 블럭 내에 합체되는 것을 특징으로 하는 반도체 집적회로.
  20. 제19항에 있어서, 상기 다수의 매크로 블럭은 각각이 다수의 기본셀로 형성되고, 상기 다수의 기본셀은 각각이 상기 제어신호를 제공하기 위한 제공 영역을 포함하는 것을 특징으로 하는 반도체 집적회로.
  21. 제1전원과 제2전원; 및 제1 내지 제N(N≥ 3, N은 홀수)전류형 인버터 회로로 구성되며, 상기 제1 내지 제N전류형 인버터 회로의 각각은 상기 제1전원에 연결되는 일끝단과 제1기준전류를 제공하기 위한 다른 끝단을 갖으며, 외부로부터 제1제어신호를 입력받아 상기 제1제어신호에 근거하여 상기 제1기준전류의 크기를 설정하는 제1기준전류 제공수단; 제1입력전류를 입력받기 위한 제1입력부와 상기 제1기준전류 제공수단의 다른 끝단에 연결된 제1출력부를 갖으며, 상기 입력전류에 비례하는 제1중간 출력전류를 상기 제1출력부와 상기 제2전원 사이에 제공하는 제1전류미러회로; 및 상기 제1기준전류 제공수단의 다른 끝단에 연결된 제2입력부와 출력전류를 운반하기 위한 제2출력부를 갖으며, 상기 제2입력부와 상기 제2전원 사이에 흐르는 제1중간입력전류에 비례하는 상기 출력전류를 상기 제2출력부와 상기 제2전원 사이에 제공하는 제2전류미러회로를 포함하고, 상기 제2 내지 제(N-1) 전류형 인버터 회로의 각각은 상기 제2전원에 연결되는 일 끝단과 제2기준전류를 제공하기 위한 다른 끝단을 갖으며, 외부로부터 제2제어신호를 입력받아 상기 제2제어신호에 근거하여 설정되는 제2기준 전류를 제공하는 제2기준전류 제공수단; 입력전류를 입력받기 위한 제1입력부와 상기 제2기준전류 제공수단의 다른 끝단에 연결된 제1출력부를 갖으며, 상기 입력전류에 비례하는 제2중간 출력전류를 상기 제1출력부와 상기 제1전원 사이에 제공하는 제3전류미러회로; 및 상기 제2기준전류 제공수단의 다른 끝단에 연결된 제2입력부와 출력전류를 운반하기 위한 제2출력부를 갖으며, 상기 제2입력부와 상기 제1전원 사이에 흐르는 제2중간입력전류에 비례하는 상기 출력전류를 상기 제2출력부와 상기 제1전원 사이에 제공하는 제4전류미러회로를 포함하며, 상기 제1 내지 제N전류형 인버터 회로에서 상기 i(1≤i≤(N-1))전류형 인버터 회로의 제2출력부는 상기 제(i+1)전류형 인버터 회로의 제1입력부에 연결되고, 제1접속부와 제2접속부를 갖으며 상기 제1접속부는 상기 제N전류형 인버터 회로의 상기 제2출력부에 연결되고 상기 제2접속부는 상기 제1전류형 인버터 회로의 상기 제1입력부에 연결되며 상기 제1전원과 상기 제1전류형 인버터 회로의 상기 제1입력부 사이에 상기 제1전류형 인버터 회로에의 상기 입력전류로서 상기 제N전류형 인버터 회로로부터의 상기 출력전류에 비례하는 전류를 제공하는 접속 회로; 및 상기 제1 내지 제N전류형 인버터 회로의 일의 제2출력부로부터의 상기 출력전류 입력받고 전압 출력신호를 출력하기 위하여 상기 출력전류에 전압/전압 변환을 수행하는 전압 출력 수단을 부가하는 것을 특징으로 하는 전류형 링 발진기.
  22. 제1전원과 제2전원 및 제1 내지 제N(N≥ 3, N은 홀수)전류형 인버터 회로를 포함하고, 상기 제1 내지 제N전류형 인버터 회로의 각각은 상기 제1전원에 연결되는 일 끝단과, 외부로부터 제1제어신호를 입력받아 상기 제1제어신호에 근거하여 설정된 제1기준전류를 제공하기 위한 다른 끝단을 갖는 제1기준전류 제공수단; 입력전류를 입력받기 위한 제1입력부와 상기 제1기준전류 제공수단의 다른 끝단에 연결된 제1출력부를 갖으며, 상기 입력전류에 비례하는 제1중간 출력전류를 상기 제1출력부와 상기 제2전원 사이에 제공하는 제1전류미러회로; 및 상기 제1기준전류 제공수단의 다른 끝단에 연결된 제2입력부와 출력전류를 운반하기 위한 제2출력부를 갖으며, 상기 제2입력부와 상기 제2전원 사이에 흐르는 제1중간 입력전류에 비례하는 출력전류를 상기 제2출력부와 상기 제2전원 사이에 제공하는 제2전류미러회로를 포함하며, 상기 제2 내지 제(N-1)전류형 인버터 회로의 각각은 상기 제2전원에 연결되는 일끝단과 제2기준전류를 제공하기 위한 다른 끝단을 갖으며, 외부로부터 제2제어신호를 입력받아 상기 제2제어신호에 근거하여 설정되는 제2기준전류를 제공하는 제2기준전류 제공수단; 입력전류를 입력받기 위한 제1입력부와 상기 제2기준전류 제공수단의 다른 끝단에 연결된 제1출력부를 갖으며, 상기 입력전류에 비례하는 제2중간 출력전류를 상기 제1출력부와 상기 제1전원 사이에 제공하는 제3전류미러회로; 및 상기 제2기준전류 제공수단의 다른 끝단에 연결된 제2입력부와 출력전류를 운반하기 위한 제2출력부를 갖으며, 상기 제2입력부와 상기 제1전원 사이에 흐르는 제2중간 입력전류에 비례하는 상기 출력전류를 상기 제2출력부와 상기 제1전원 사이에 제공하는 제4전류미러회로를 포함하고, 상기 제1 내지 제N전류형 인버터 회로에서 상기 i(1 ≤i≤(N-1))전류형 인버터 회로의 제2출력부는 상기 제1(i+1)전류형 인버터 회로의 제1입력부에 연결되고, 제1접속부와 제2접속부를 갖으며 상기 제1접속부는 상기 제N전류형 인버터 회로의 상기 제2출력부에 연결되고 상기 제2접속부는 상기 제1전류형 인버터 회로의 상기 제1입력부에 연결되며 상기 제1전원과 상기 제1전류형 인버터 회로의 상기 제1입력부 사이에 상기 제1전류형 인버터 회로에의 상기 입력전류로서 상기 제N전류형 인버터 회로로부터의 상기 출력전류에 비례하는 전류를 제공하는 접속회로; 및 상기 제1 내지 제N전류형 인버터 회로의 일의 제2출력부로부터의 상기 출력전류를 입력받고 전압 출력신호를 출력하기 위하여 상기 출력전류에 전류/전압 변환을 수행하는 전압 출력 수단을 부가하는 전류형 링 발진기로 구성되고, 상기 전압제어 발진기는 전압 입력신호를 입력받아 상기 전압 입력신호에 근거하여 상기 제1 및 상기 제2기준 전류가 동일한 크기의 전류를 갖도록 상기 제1 및 상기 제2제어신호를 발생하는 제어신호 발생회로를 부가하는 것을 특징으로 하는 전압제어 발진기.
  23. 기준신호와 발진신호를 입력받아 상기 기준신호와 상기 발진신호 사이의 위상차에 따른 전압 레벨의 위상비교신호를 출력하는 위상비교수단; 및 전류형 링 발진로 구성되고, 상기 전류형 링 발진기는 제1전원과 제2전원; 및 제1 내지 제N(N≤ 3, N은 홀수)전류형 인버터 회로를 포함하며, 상기 제1 내지 제N전류형 인버터 회로의 각각은 상기 제1전원에 연결되는 일 끝단과, 외부로부터 제1제어신호를 입력받아 상기 제1제어신호에 근거하여 설정된 제1기준전류를 제공하기 위한 다른 끝단을 갖는 제1기준전류 제공수단; 입력전류를 입력받기 위한 제1입력부와 상기 제1기준전류 제공수단의 다른 끝단에 연결된 제1출력부를 갖으며, 상기 입력전류에 비례하는 제1중간 출력전류를 상기 제1출력부와 상기 제2전원 사이에 제공하는 제1전류미러회로; 및 상기 제1기준전류 제공수단의 다른 끝단에 연결된 제2입력부와 출력전류를 운반하기 위한 제2출력부를 갖으며, 상기 제2입력부와 상기 제2전원 사이에 흐르는 제1중간 입력전류에 비례하는 출력전류를 상기 제2출력부와 상기 제2전원 사이에 제공하는 제2전류미러회로를 포함하며, 상기 제2 내지 제(N-1)전류형 인버터 회로의 각각은 상기 제2전원에 연결되는 일 끝단과 제2기준전류를 제공하기 위한 다른 끝단을 갖으며, 외부로부터 제2제어신호를 입력받아 상기 제2제어신호에 근거하여 설정되는 제2기준전류를 제공하는 제2기준전류 제공수단; 입력전류를 입력받기 위한 제1입력부와 상기 제2기준전류 제공수단의 다른 끝단에 연결된 제1출력부를 갖으며, 상기 입력전류에 비례하는 제2중간 출력전류를 상기 제1출력부와 상기 제1전원 사이에 제공하는 제3전류미러회로; 및 상기 제2기준전류 제공수단의 다른 끝단에 연결된 제2입력부와 출력전류를 운반하기 위한 제2출력부를 갖으며, 상기 제2입력부와 상기 제1전원 사이에 흐르는 제2중간 입력전류에 비례하는 상기 출력전류를 상기 제2출력부와 상기 제1전원 사이에 제공하는 제4전류미러회로를 포함하고, 상기 제1 내지 제N전류형 인버터 회로에서 상기 i(1≤i≤(N-1))전류형 인버터 회로의 제2출력부는 상기 제(i+l)전류형 인버터 회로의 제1입력부에 연결되고, 제1접속부와 제2접속부를 갖으며 상기 제1접속부는 상기 제N전류형 인버터 회로의 상기 제2출력부에 연결되고 상기 제2접속부는 상기 제1전류형 인버터 회로의 상기 제1입력부에 연결되며 상기 제1전원과 상기 제1전류형 인버터 회로의 상기 제1입력부 사이에 상기 제1전류형 인버터 회로에의 상기 입력전류로서 상기 제N전류형 인버터 회로로부터의 상기 출력전류에 비례하는 전류를 제공하는 접속회로; 및 상기 제1 내지 제N전류형 인버터 회로의 일의 제2출력부로부터의 상기 출력전류를 입력받고 전압 출력신호를 출력하기 위하여 상기 출력전류에 전류/전압 변환을 수행하는 전압 출력 수단을 부가하는 전류형 링 발진기로 구성되고, 상기 전압제어 발진기는 전압 입력신호를 입력받아 상기 전압 입력신호에 근거하여 상기 제1 및 상기 제2기준전류가 동일한 크기의 전류를 갖도록 상기 제1 및 상기 제2제어신호를 발생하는 제어신호 발생회로를 부가하며, 상기 전압제어 발진기는 상기 위상비교신호를 상기 전압 입력신호로 입력받아 상기 전압 출력신호를 상기 발진 신호로 출력하는 것을 특징으로 하는 PLL 회로.
  24. 제23항에 있어서, 상기 기준신호와 상기 발진신호의 각각은 제1논리 레벨 또는 제2논리 레벨을 표시하고, 상기 위상비교수단은 상기 기준신호가 상기 제2논리 레벨에서 상기 제1논리 레벨로 변경된 후 상기 기준신호의 논리 레벨과는 무관하여 상기 기준신호와 상기 발진 신호 사이의 위상차를 검출하여 상기 위상비교신호에 관계되는 위상비교 관계 신호를 출력하는 기능을 하는 위상비교부를 포함하는 것을 특징으로 하는 PLL 회로.
  25. 제24항에 있어서, 상기 위상비교부는 상기 기준신호와 상기 발진신호를 입력받아 상기 기준신호가 상기 제2논리 레벨을 가질 때 상기 제2논리 레벨의 제1 내부 신호를 발생하는 제1 내부 신호 발생수단; 상기 제1내부 신호와 상기 발진신호를 입력받아 상기 제1 내부 신호가 상기 제2논리 레벨을 가지는 때에는 상기 제1논리 레벨의 제2 내부 신호를 발생하고, 상기 제1 내부 신호와 상기 발진신호가 둘다 상기 제1논리 레벨을 가지는 때에는 상기 제2논리 레벨의 제2내부 신호를 발생하는 제2내부 신호 발생수단; 상기 제1 내부 신호와 상기 제2 내부 신호를 입력받아 상기 제2내부 신호가 상기 제2논리 레벨을 가지는 때에는 상기 제1논리 레벨의 제3내부 신호를 발생하고, 상기 제1 내부 신호와 상기 제2 내부 신호가 둘다 상기 제1논리 레벨을 가지는 때에는 상기 제2논리 레벨의 제3 내부 신호를 발생하는 제3 내부 신호 발생수단; 및 상기 제3 내부 신호에 근거하여 상기 위상비교 관계 신호를 출력하는 위상비교 관계 신호 출력 수단으로 구성되고, 상기 제1 내부 신호 발생수단은 상기 기준신호가 상기 제2논리 레벨을 가지고 상기 제3내부 신호가 상기 제1논리 레벨을 가질 때 상기 제3내부 신호를 더 입력받아 상기 제2논리 레벨의 상기 제2 내부 신호를 발생하는 것을 특징으로 하는 PLL회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950042075A 1994-11-17 1995-11-17 전류형 인버터 회로, 전류형 논리회로 및 반도체 직접 회로 KR100209253B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28384194A JP3519143B2 (ja) 1994-11-17 1994-11-17 電流型インバータ回路、電流型論理回路、電流型ラッチ回路、半導体集積回路、電流型リング発振器、電圧制御発振器及びｐｌｌ回路
JP94-283841 1994-11-17

Publications (2)

Publication Number Publication Date
KR960019992A true KR960019992A (ko) 1996-06-17
KR100209253B1 KR100209253B1 (ko) 1999-07-15

Family

ID=17670857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042075A KR100209253B1 (ko) 1994-11-17 1995-11-17 전류형 인버터 회로, 전류형 논리회로 및 반도체 직접 회로

Country Status (4)

Country Link
US (2) US5656954A (ko)
JP (1) JP3519143B2 (ko)
KR (1) KR100209253B1 (ko)
DE (1) DE19542987C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012245A (ko) * 1997-07-28 1999-02-25 윤종용 상승/하강 시간이 동일한 인버터 회로

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
JP4000215B2 (ja) * 1998-03-24 2007-10-31 株式会社ルネサステクノロジ 充放電電流発生回路、チャージポンプ回路、ｐｌｌ回路およびパルス幅変調回路
JP3484349B2 (ja) * 1998-07-23 2004-01-06 Ｎｅｃエレクトロニクス株式会社 電圧レギュレータ
US7430171B2 (en) 1998-11-19 2008-09-30 Broadcom Corporation Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
US6570409B2 (en) * 2001-04-06 2003-05-27 Sun Microsystems, Inc. Current steering logic circuits
GB0121713D0 (en) * 2001-09-07 2001-10-31 Nokia Corp Accumulator based phase locked loop
TWI281787B (en) * 2003-11-25 2007-05-21 Sanyo Electric Co Oscillation circuit
US20070019447A1 (en) * 2005-07-07 2007-01-25 Carnegie Mellon University Active resistors for reduction of transient power grid noise
JP2008172969A (ja) * 2007-01-15 2008-07-24 Nec Electronics Corp 半導体集積回路
CN102045041B (zh) * 2011-01-17 2015-09-16 上海华虹宏力半导体制造有限公司 Rc振荡器及其实现方法
CN102420591B (zh) * 2011-11-18 2014-08-20 上海复旦微电子集团股份有限公司 振荡器
JP6436169B2 (ja) * 2013-12-20 2018-12-12 インテル・コーポレーション 構成可能なトランシーバ回路アーキテクチャ
RU2624584C1 (ru) * 2016-06-09 2017-07-04 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Многофункциональный токовый логический элемент
KR20180106493A (ko) * 2017-03-20 2018-10-01 에스케이하이닉스 주식회사 반도체장치
US10895887B1 (en) * 2019-12-21 2021-01-19 Analog Devices, Inc. Current mirror arrangements with reduced sensitivity to buffer offsets
US11188112B2 (en) 2020-03-27 2021-11-30 Analog Devices, Inc. Current mirror arrangements with adjustable offset buffers
CN112994445B (zh) * 2021-04-25 2021-07-27 四川蕊源集成电路科技有限公司 减少dc-dc电源电磁干扰的装置和方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3643109A (en) * 1970-10-09 1972-02-15 Hewlett Packard Co Logic gate
JPS57152731A (en) * 1981-03-18 1982-09-21 Toshiba Corp Interface circuit for i2l logic circuit
JPS63294125A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 論理ゲ−ト回路
US4868423A (en) * 1988-05-02 1989-09-19 Motorola, Inc. Current mode logic gate
US5051621A (en) * 1990-05-04 1991-09-24 National Semiconductor Corporation Area-efficient low-power bipolar current-mode logic
JPH07112155B2 (ja) * 1990-11-16 1995-11-29 株式会社東芝 スイッチング定電流源回路
US5162674A (en) * 1991-05-10 1992-11-10 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Current-steering CMOS logic family
US5289054A (en) * 1992-03-24 1994-02-22 Intel Corporation Fast electronic comparator
JPH06152334A (ja) * 1992-11-06 1994-05-31 Mitsubishi Electric Corp リングオシレータおよび定電圧発生回路
US5304955A (en) * 1992-11-19 1994-04-19 Motorola, Inc. Voltage controlled oscillator operating with digital controlled loads in a phase lock loop
GB9308944D0 (en) * 1993-04-30 1993-06-16 Inmos Ltd Ring oscillator
JP3436971B2 (ja) * 1994-06-03 2003-08-18 三菱電機株式会社 電圧制御型電流源およびそれを用いたバイアス発生回路
US5406228A (en) * 1994-07-12 1995-04-11 General Instrument Ring oscillator with frequency control loop

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012245A (ko) * 1997-07-28 1999-02-25 윤종용 상승/하강 시간이 동일한 인버터 회로

Also Published As

Publication number Publication date
KR100209253B1 (ko) 1999-07-15
DE19542987A1 (de) 1996-05-30
US5656954A (en) 1997-08-12
JP3519143B2 (ja) 2004-04-12
DE19542987C2 (de) 2000-04-27
US5770978A (en) 1998-06-23
JPH08148983A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
KR960019992A (ko) 전류형 인버터회로, 전류형 논리회로, 전류형 래치회로, 반도체 집적회로, 전류형 링 발진기, 전압제어발진기 및 pll회로
US7768308B2 (en) Level shift circuit
US6788122B2 (en) Clock controlled power-down state
KR20000005362A (ko) 고속 고정밀 위상 동기 루프
KR970031341A (ko) 클록신호에 의하여 제어되는 레벨변환회로(level conversion circuit controlled by colck signal)
KR20030091015A (ko) 내부 클럭신호 발생회로 및 방법
US6777981B2 (en) Level shifting circuit
KR960036031A (ko) 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로
KR950022092A (ko) 비교기 회로
KR100724559B1 (ko) 레벨 쉬프터
KR100293769B1 (ko) 전하 펌핑 회로 및 pll 주파수 합성기
US5710527A (en) Complementary voltage to current conversion for voltage controlled oscillator
EP0793342A2 (en) Flip-Flop Circuit
US5406142A (en) Level shifting low to high supply voltage interface circuit
US10879882B1 (en) Low-power fast-setting delay circuit
KR100736056B1 (ko) 제어 발진기 시스템 및 방법
US6456122B1 (en) Input buffer circuit for transforming pseudo differential signals into full differential signals
KR0168079B1 (ko) 클럭발생장치
KR20000022571A (ko) 알씨 지연시간 안정화 회로
KR100282442B1 (ko) 고전압 발생회로
KR100221658B1 (ko) 다이나믹 바이어스 회로
JP3261988B2 (ja) Ｐｌｌ周波数シンセサイザ
US20240013841A1 (en) Clock-generating circuit
KR100279077B1 (ko) 반도체장치의승압전압발생기
KR100223740B1 (ko) 반도체장치의 클럭동기회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 16

EXPY Expiration of term