KR19990012245A - 상승/하강 시간이 동일한 인버터 회로 - Google Patents

Abstract

상승/하강 시간이 동일한 인버터 회로가 개시된다. 본 발명에 따른 상승/하강 시간이 동일한 인버터 회로는, 입력 전압을 반전하고, 반전된 전압을 출력하는 반전 수단, 반전 수단에 소정의 전류를 공급하는 제1전류원, 반전 수단으로부터 소정의 전류를 싱킹하는 제2전류원, 및 반전 수단의 출력에 응답하여 소정의 전압을 충전하거나, 충전된 전압을 방전하는 충방전 수단을 구비하는 것을 특징으로 한다.

Description

상승/하강 시간이 동일한 인버터 회로

본 발명은 인버터 회로에 관한 것으로서, 특히 전류원을 부가하여 인버터 내부에 흐르는 전류량을 조절함으로써 일정한 전이 시간을 갖는 상승/하강 시간이 동일한 인버터 회로에 관한 것이다.

도 1은 종래의 인버터를 설명하기 위한 회로도로서, 입력 단자 Vin과 연결된 게이트와, 전원 전압(VDD)과 출력 단자 Vout 사이에 연결된 소스 및 드레인을 갖는 PMOS 트랜지스터(12), 입력 전압과 연결된 게이트와, 출력 단자 Vout과 기준 전원(GND) 사이에 연결된 드레인 및 소스를 갖는 NMOS트랜지스터(14), 출력 단자 Vout과 기준 전원(GND) 사이에 연결된 부하 커패시터(16)로 구성된다.

즉, 입력 전압이 로우 레벨이면, PMOS트랜지스터(12)를 구동시키고, 커패시터(16)를 충전시켜 하이 레벨의 출력을 생성하고, 입력 전압이 하이 레벨이면, NMOS트랜지스터(14)를 구동시키고, 커패시터(16)를 방전시켜 로우 레벨의 출력을 얻는다.

여기에서, 하이에서 로우 레벨로 전이되는 하강 시간 및 로우 레벨에서 하이 레벨로 전이되는 상승 시간은 커패시터(16)의 충방전 시간에 의해 결정된다.

그러나, 도 1에 도시된 종래의 인버터는 입력 전압이나 트랜지스터의 사이즈 및 공정 파라미터에 따라서 상승/하강 시간이 달라질 수 있으며, 그에 따라서 로직 회로를 이용하는 시스템에서 인버터의 작은 동작으로 인하여 오차를 일으킬 소지가 있다는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는, 인버터의 전류량을 조절하여 전이 시간을 일정하게 하는 상승/하강 시간이 동일한 인버터 회로를 제공하는데 있다.

도 1은 종래의 인버터를 설명하기 위한 회로도이다.

도 2는 본 발명에 따른 상승/하강 시간이 동일한 인버터를 설명하기 위한 바람직한 일실시예의 회로도이다.

상기 과제를 이루기 위해, 본 발명에 따른 인버터 회로는, 입력 전압을 반전하고, 반전된 전압을 출력하는 반전 수단, 반전 수단에 소정의 전류를 공급하는 제1전류원, 반전 수단으로부터 소정의 전류를 싱킹하는 제2전류원, 및 반전 수단의 출력에 응답하여 소정의 전압을 충전하거나, 충전된 전압을 방전하는 충방전 수단으로 구성되는 것이 바람직하다.

이하, 본 발명에 따른 상승/하강 시간이 동일한 인버터 회로에 관하여 첨부된 도면을 참조하여 다음과 같이 설명한다.

도 2는 본 발명에 따른 상승/하강 시간이 동일한 인버터 회로를 설명하기 위한 바람직한 일실시예의 회로도로서, 반전부(20), 제1전류원(22), 제2전류원(28) 및 충방전용 커패시터(30) 로 구성되며, 반전부(20)는 PMOS트랜지스터(24)와 NMOS트랜지스터(26)로 이루어진 CMOS 인버터이다. 여기에서 인버터는 CMOS인버터 이외에도 PMOS트랜지스터 또는 NMOS트랜지스터만으로 이루어진 인버터일 수도 있으며, 그 밖의 다른 방식으로 구현되는 것이 가능하다.

도 2에 도시된 제1전류원(22)은 전원 전압(VDD)과 반전부(20)의 PMOS 트랜지스터(24)의 소스 사이에 연결되며, 반전부(20)의 PMOS트랜지스터(24)는 입력 단자 Vin와 연결된 게이트를 갖고, 제1전류원(22)의 일단과 출력 단자 Vout 사이에 연결된 소스 및 드레인을 갖는다. 또한, 반전부(20)의 NMOS트랜지스터(26)는 입력 단자 Vin과 연결된 게이트를 갖고, 출력 단자 Vout과 제2전류원(28)의 일단 사이에 연결된 드레인 및 소스를 갖는다. 제2전류원(28)은 NMOS 트랜지스터(26)의 소스와 기준 전원(GND) 사이에 연결되며, 부하 커패시터(30)는 출력 단자Vout와 기준 전원(GND) 사이에 연결된다.

도 2에 도시된 인버터 회로는 입력 단자Vin으로부터 인가되는 입력 전압에 따라서 PMOS트랜지스터 (24)와 NMOS트랜지스터(26)를 온/오프시키며, 출력 단자 Vout를 통하여 출력되는 전압은 입력 전압(Vin)의 반전된 상태로서 출력된다. 즉, 로우 레벨의 입력 전압이 인가되면, PMOS 트랜지스터(26)를 구동시켜 하이 레벨의 출력 전압을 생성하고, 하이 레벨의 전압이 입력되면, NMOS트랜지스터(26)를 구동시켜 로우 레벨의 출력 전압을 생성한다. 여기에서, 인버터 회로의 전이 시간 즉, 상승 시간(rising time) 또는 하강 시간(falling time)은 부하 커패시터(30)의 충방전 시간에 의해 결정된다.

우선, 입력 전압을 Vin이라 하고 로우 레벨의 입력 전압 Vin이 인버터 회로에 인가되면, 반전부(20)의 PMOS 트랜지스터(24)에 흐르는 전류를 i1이라 할 때 PMOS트랜지스터(24)가 온되고, NMOS트랜지스터(26)는 오프되며, PMOS 트랜지스터(24)에 흐르는 전류 i1이 커패시터(30)에 전달되어 커패시터(30)를 충전시킨다. 커패시터(30)는 소정 시간 동안 충전되며, 충전되는 전하량을 Q라고 하면, 전하량 Q는 다음과 같이 나타낼 수 있다.

Q= C*Vout=i1* t1

여기에서, C는 커패시터(30)의 정전 용량을 나타내고 Vout는 출력 단자를 통하여 출력되는 출력 전압으로서, 전원 전압(VDD)에서 PMOS트랜지스터(24)의 소스와 드레인 사이의 전압을 뺀 전압이며 커패시터(30) 양단에 걸리는 전압을 나타낸다. 또한 Q는 입력 전압의 상승 시간 t1과 PMOS트랜지스터(24)에 흐르는 전류량 i1을 곱한 값으로 표현될 수 있으므로 수학식 1로부터 상승 시간 t1을 구하면, 상승 시간 t1은 다음과 같이 표현될 수 있다.

t1= C*Vout / i1

즉, 수학식 2에 나타난 것과 같이, 상승 시간 t1은 커패시터 용량C, 출력 전압 Vout 및 PMOS트랜지스터(24)에 흐르는 전류량과 관계가 있음을 알 수 있다. 즉, 출력 전압 Vout은 전류 i1에 의해 커패시터(30)가 서서히 충전되기 시작하면, 점차 하이로 증가하다가 커패시터(30)가 완전히 충전되면 완전한 하이 레벨이 된다. 결국, 커패시터(30)가 완전히 충전되기까지의 상승 시간 t1을 거쳐서 하이 레벨의 출력 전압이 생성된다.

또한, 하이 레벨의 입력 전압 Vin이 인버터 회로에 인가되면, NMOS 트랜지스터(26)가 온 되고, PMOS트랜지스터(24)는 오프되며, 부하 커패시터(30)에 충전되어 있던 전압은 NMOS트랜지스터(26)를 통하여 방전된다. 이때 방전되는 전하량 Q는 커패시터의 정전 용량 C와 출력 전압 Vout를 곱한 값과 같고, NMOS 트랜지스터(26)에 흐르는 전류량 i2와, 하이 레벨의 출력에서 로우 레벨로 전이되는 시간 t2를 곱한 양과 같으므로 전하량 Q는 다음 식으로 표현될 수 있다.

Q= C*Vout = i2 * t2

여기에서, i2는 커패시터(30)가 방전될 때 NMOS 트랜지스터(26)에 흐르는 전류량이고, t2는 하이 레벨의 입력 전압이 로우 레벨로 전이되는 순간의 하강 시간을 나타낸다. 즉, 부하 커패시터(30)가 처음 방전되기 시작하면, 하이 레벨의 입력 전압은 서서히 낮아지다가 커패시터(30)가 완전히 방전되면, 출력 단자에는 완전한 로우 레벨의 신호가 생성된다. 수학식 3으로부터 하강 시간 t2는 다음식으로 나타낼 수 있다.

t2= C*Vout/i2

수학식 4에 나타난 바와 같이, 하강 시간 t2는 커패시터 용량 C, 출력 전압 Vout, 및 NMOS트랜지스터(26)에 흐르는 전류량 i2와 관계가 있음을 알 수 있다. 즉, 커패시터의 정전 용량 C가 일정하고, 일정한 전원 전압(VDD)에 있어서 출력 전압 Vout이 일정하므로 인버터의 전이 시간 즉, 상승 시간 t1과 하강 시간 t2가 동일하기 위해서는 PMOS트랜지스터(24)에 흐르는 전류 i1과 NMOS 트랜지스터(26)에 흐르는 전류 i2를 동일하게 하면 된다. 이것을 수학식으로 나타내면 다음과 같다.

t1= t2= C*Vout/i1 = C*Vout/i2

즉, 전류 i1과 전류 i2를 같게 하면, 인버터의 전이 시간 즉, 로우 레벨의 전압이 인가되어 하이로 전이될 때의 상승 시간 및 하이 레벨의 전압이 인가되어 로우 레벨로 전이될 때의 하강 시간이 일정하게 된다.

본 발명에 따른 인버터 회로는 전류 i1과 i2를 동일하게 하기 위해서 소정의 전류원을 부가하여 원하는 만큼의 전류를 더해주거나 빼주는 것을 가능하게 한다. 따라서, 전원 전압(VDD)과 PMOS트랜지스터(24)의 소스 사이에 제1전류원(22)을 부가하여 전류량 i1을 조절하고, NMOS트랜지스터(26)의 소스와 기준 전원(GND) 사이에 제2전류원(28)을 연결하여 전류량 i2를 조절한다. 즉, 전류량을 조절한다는 것은 PMOS트랜지스터(24)와 NMOS트랜지스터(26)의 저항값을 조절하는 것을 의미한다. 따라서, 제1전류원(22) 및 제2전류원(28)은 부하의 상태에 관계없이 일정한 크기의 전류를 공급하는 전류 반복기(전류 미러)를 이용하여 구성하거나 저항 성분을 이용할 수 있으며, 제1전류원(22)은 전류 소스(source)의 기능을 하고, 제2전류원(28)은 전류 싱크(sink)의 기능을 수행한다.

만약, 상승 시간t1과 하강 시간 t2가 서로 다른 경우에, 예를 들어 상승 시의 PMOS트랜지스터(24)에 흐르는 전류량 i1이 하강 시 NMOS트랜지스터(26)에 흐르는 전류량 i2보다 작은 경우에는 제1전류원(22)으로부터 소정량의 전류를 공급한다. 따라서, 전류 i1을 증가시켜 충전 시간을 줄이고, 그에 따라 상승 시간을 줄여서 상승/하강 시간을 같게 조절한다. 마찬가지로, 하강 시의 NMOS 트랜지스터(26)에 흐르는 전류량 i2가 상승 시 PMOS트랜지스터(24)에 흐르는 전류량 i1보다 작은 경우에는 제2전류원(28)으로부터 소정량의 전류를 싱크한다. 따라서, 전류량 i2를 증가시켜 방전 시간을 줄이고, 그에 따른 하강 시간을 줄임으로써 상승/하강 시간을 같게 조절한다.

결국, 제1전류원(22) 및 제2전류원(28)을 이용하여 트랜지스터의 구동력을 일정하게 하고, 인버터의 전류량을 조절함으로써 상승/하강 시간이 일정해진다.

본 발명에 따르면, 입력 전압이나 트랜지스터의 사이즈 및 공정 파라미터와 무관하게 인버터의 상승/하강 시간이 동일하므로 인버터를 이용하는 로직 회로의 동작을 안정하게 유지할 수 있다.

Claims (3)

1. 입력 전압을 반전하고, 상기 반전된 전압을 출력하는 반전 수단;

   상기 반전 수단에 소정의 전류를 공급하는 제1전류원;

   상기 반전 수단으로부터 소정의 전류를 싱킹하는 제2전류원; 및

   상기 반전 수단의 출력에 응답하여 소정의 전압을 충전하거나, 상기 충전된 전압을 방전하는 충방전 수단을 구비하는 것을 특징으로 하는 상승/하강 시간이 동일한 인버터 회로.
2. 제1항에 있어서, 상기 제1전류원 및 제2전류원은 전류 미러를 이용하여 구현하거나 저항을 이용하는 것을 특징으로 하는 상승/하강 시간이 동일한 인버터 회로.
3. 제2항에 있어서, 상기 반전 수단은 하나 이상의 트랜지스터들로 구현되는 것을 특징으로 하는 상승/하강 시간이 동일한 인버터 회로.