JPH08288812A - インバータ回路 - Google Patents
インバータ回路Info
- Publication number
- JPH08288812A JPH08288812A JP7092223A JP9222395A JPH08288812A JP H08288812 A JPH08288812 A JP H08288812A JP 7092223 A JP7092223 A JP 7092223A JP 9222395 A JP9222395 A JP 9222395A JP H08288812 A JPH08288812 A JP H08288812A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- inverter circuit
- voltage
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】電源電圧の変化にかかわらず、電流消費を一定
値に保つことができ、余分な電流消費を起こすことのな
いインバータ回路を提供する。 【構成】トランジスタＴ１、Ｔ２が直列に接続されてい
る。入力電圧は入力端子ＩＮを介してトランジスタＴ１
のゲートに直接印加され、トランジスタＴ１のＯＮ、Ｏ
ＦＦを制御する。トランジスタＴ２のベースにはコンデ
ンサＣ２を介して入力電圧の変化が電流として加えら
れ、入力電圧が高くなる場合に一瞬の間、トランジスタ
Ｔ２をＯＮにする。カレント・ミラー回路（定電流源）
１は点Ｎ２に接続されており、容量性負荷の漏れ電流を
引き抜くだけの一定の微小電流を流し続ける。点Ｎ１に
は出力端子ＯＵＴが接続されており、入力電圧が反転さ
れて出力される。
値に保つことができ、余分な電流消費を起こすことのな
いインバータ回路を提供する。 【構成】トランジスタＴ１、Ｔ２が直列に接続されてい
る。入力電圧は入力端子ＩＮを介してトランジスタＴ１
のゲートに直接印加され、トランジスタＴ１のＯＮ、Ｏ
ＦＦを制御する。トランジスタＴ２のベースにはコンデ
ンサＣ２を介して入力電圧の変化が電流として加えら
れ、入力電圧が高くなる場合に一瞬の間、トランジスタ
Ｔ２をＯＮにする。カレント・ミラー回路（定電流源）
１は点Ｎ２に接続されており、容量性負荷の漏れ電流を
引き抜くだけの一定の微小電流を流し続ける。点Ｎ１に
は出力端子ＯＵＴが接続されており、入力電圧が反転さ
れて出力される。
Description
【産業上の利用分野】本発明は、出力端子が容量性負荷
に接続されるインバータ回路に関する。
に接続されるインバータ回路に関する。
【従来の技術】インバータ回路は、様々な回路を構成す
る上で欠くことの出来ない構成要素の一つである。従っ
て、多くのインバータ回路が実際の電気製品や電子機器
に組み込まれており、インバータ回路そのものも様々な
回路構成のものが多く存在しているのが現状である。図
３は、それら多く存在する回路構成のうちの一例を示し
たものであり、特に出力側に容量性負荷が接続される構
成で用いられるものである。図３においては、入力端子
ＩＮが直接トランジスタＴ１のゲートに接続されてい
る。トランジスタＴ１のソースは電源電圧ＶCCに接続さ
れ、ドレインはトランジスタＴ２のコレクタに接続され
ている。トランジスタＴ１とトランジスタＴ２の接続点
Ｎ１は、出力端子ＯＵＴに接続されてインバータ回路と
しての出力を得る。参照符号ＣＬで示されている一般に
コンデンサを表す記号は、図３においては容量性負荷を
示し、例えばＭＯＳトランジスタ等である。なお、同図
においては、トランジスタＴ１はエンハンスメントｐ−
ＭＯＳトランジスタ、トランジスタＴ２はｎｐｎ型バイ
ポーラトランジスタである。入力端子ＩＮからトランジ
スタＴ１のゲートへの入力線からは、入力信号を導く為
に分岐線が接続されている。この分岐線には抵抗Ｒ１、
Ｒ２があり、抵抗Ｒ１に並列にコンデンサＣ１が設けら
れている。また、抵抗Ｒ１の端と抵抗Ｒ２の端との結節
点は、トランジスタＴ２のベースと接続されている。抵
抗Ｒ２の他端及びトランジスタＴ２のエミッタは接地さ
れている。以下に、図３のインバータ回路の動作を説明
する。ここで、入力端子ＩＮからは低レベル電圧ＶLOW
と高レベル電圧ＶHIGHからなる矩形波状の信号が入力す
るものとする。入力端子ＩＮから低レベル電圧ＶLOW が
入力されると、この電圧ＶLOW がトランジスタＴ１のゲ
ートに入力し、トランジスタＴ１をＯＮ状態にする。ま
た、電圧ＶLOW によって生ずる抵抗Ｒ２の上端の電圧が
トランジスタＴ２のベースに印加される。ここで、抵抗
Ｒ１は大きな抵抗値を持っているのが通常であり、流れ
る電流は数μＡ程度である。また、抵抗Ｒ２は、入力電
圧が低レベル電圧ＶLOW の場合にはトランジスタＴ２が
ＯＦＦ状態になるように調整されている。従って、入力
電圧が低レベル電圧ＶLOW である場合には、トランジス
タＴ１がＯＮ状態、トランジスタＴ２がＯＦＦ状態とな
るため、出力端子ＯＵＴには高い電圧が出力される。次
に、入力電圧が低レベル電圧ＶLOW から高レベル電圧Ｖ
HIGHに転じた場合には、トランジスタＴ１のゲートに電
圧ＶHIGHが印加されトランジスタＴ１はＯＦＦ状態にな
る。一方、入力電圧が低レベル電圧ＶLOW から高レベル
電圧ＶHIGHに転じたことにより、コンデンサＣ１を介し
て瞬間的にベース電流が流れてトランジスタＴ２がＯＮ
状態になる。このときトランジスタＴ２は出力端子ＯＵ
Ｔを接地状態にして、容量性負荷ＣＬに蓄えられていた
電荷を一気に引き抜いてしまう。これにより、出力端子
ＯＵＴの電圧は即座に低電圧になる。その後、コンデン
サＣ１を介しては電流が流れなくなるが、高抵抗の抵抗
Ｒ１を介しては電流が流れ続け、その電流がトランジス
タＴ２のベースに供給される。ここで、抵抗Ｒ２の抵抗
値は、このような状態においてトランジスタＴ２をＯＮ
状態にし続けておくための条件も満たすように設定され
ている。このように、入力電圧が高レベル電圧ＶHIGHに
安定すると、トランジスタＴ１がＯＦＦ状態、トランジ
スタＴ２がＯＮ状態になるために、出力端子ＯＵＴの電
圧が低電圧に維持される。ここで、抵抗Ｒ１の抵抗値が
大きいので、これに流れる電流も小さい。すなわち、ト
ランジスタＴ２のベースに入力される電流が小さくな
り、トランジスタＴ２がコレクタとエミッタ間に流す電
流も小さいものとなる。このコレクタとエミッタ間の電
流は、出力端子ＯＵＴの電位を一定の低電圧に維持でき
る程度のものであればよい。即ち、ＭＯＳトランジスタ
等の容量性負荷ＣＬへ流れ込む漏れ電流を引き抜き続け
ることができる程度でよい。なぜならば、トランジスタ
Ｔ２がＯＦＦ状態になると、トランジスタＴ１がＯＦＦ
状態になっているので出力端子ＯＵＴの部分が、いずれ
の電位にも接続されない状態となってしまい、漏れ電流
の影響により出力電圧が不安定になってしまうからであ
る。従って、これを防止できる程度の電流を引き抜き続
けるように構成するのである。入力端子ＩＮに印加され
る入力電圧が高レベル電圧ＶHIGHから低レベル電圧Ｖ
LOW に落ちると、トランジスタＴ１をＯＮ状態にすると
共に、コンデンサＣ１を介して瞬間的に負の電圧がトラ
ンジスタＴ２のベースに印加されてトランジスタＴ２を
ＯＦＦ状態にする。従って、出力端子ＯＵＴの電圧は高
電圧となる。ところで、トランジスタＴ１をＯＦＦ状態
にするには、ＶCC−ＶHIGHがトランジスタＴ１のしきい
値以下になる必要がある。もし、ＶCC−ＶHIGHがしきい
値より大きくなってしまうとトランジスタＴ１はＯＦＦ
状態にならないため、図３のインバータ回路は正常に作
動しなくなってしまう。このため、一般には、確実にト
ランジスタＴ１をＯＦＦ状態にするためにＶCC＝ＶHIGH
としている。ここで、電圧ＶCCは電源電圧であるが、例
えば携帯機器の電源であるとすると、この電源電圧値は
大きく変化する。従って、電圧ＶHIGHも同じように変化
することになる。インバータ回路が正常に動作するため
には、トランジスタＴ２は入力電圧がＶ HIGHのときはＯ
Ｎ状態でなくてはならない。ところが、入力電圧ＶHIGH
が上記のように大きく変動してしまうと、トランジスタ
Ｔ２がＯＮ状態でなければならないのにＯＦＦ状態にな
ってしまうということが起きる。ここで、実際には、電
源電圧ＶCCが、例えば、６〜２５Ｖの間で変化すると仮
定すると、電圧ＶHIGHも同様に６〜２５Ｖの間で変化す
る。例えば、図３のインバータ回路が電源電圧ＶCCは１
０Ｖで一定であるとして設計され、１０Ｖの電圧ＶHIGH
が入力端子ＩＮに入力された場合に、ちょうど、しきい
値を越えてトランジスタＴ２がＯＮ状態になるようにさ
れていたとする。もし、電圧ＶHIGHが１０Ｖより大きく
なったとすると、トランジスタＴ２のベース電流が大き
くなることになるので、トランジスタＴ２のＯＮ状態は
維持され、問題は生じない。しかし、電圧ＶHIGHが１０
Ｖより小さくなった場合には、トランジスタＴ２のベー
ス電流が小さくなってしまい、トランジスタＴ２はＯＦ
Ｆ状態になってしまう。これでは、インバータ回路は正
常に動作しない。このように、電源電圧ＶCCが変化する
場合に図３の回路が正常に動作しないのでは困るので、
少なくともトランジスタＴ２は電源電圧ＶCCが最も低い
電圧、例えば６Ｖのときに、トランジスタＴ２がＯＮ状
態になるように設定しておくのが通常である。
る上で欠くことの出来ない構成要素の一つである。従っ
て、多くのインバータ回路が実際の電気製品や電子機器
に組み込まれており、インバータ回路そのものも様々な
回路構成のものが多く存在しているのが現状である。図
３は、それら多く存在する回路構成のうちの一例を示し
たものであり、特に出力側に容量性負荷が接続される構
成で用いられるものである。図３においては、入力端子
ＩＮが直接トランジスタＴ１のゲートに接続されてい
る。トランジスタＴ１のソースは電源電圧ＶCCに接続さ
れ、ドレインはトランジスタＴ２のコレクタに接続され
ている。トランジスタＴ１とトランジスタＴ２の接続点
Ｎ１は、出力端子ＯＵＴに接続されてインバータ回路と
しての出力を得る。参照符号ＣＬで示されている一般に
コンデンサを表す記号は、図３においては容量性負荷を
示し、例えばＭＯＳトランジスタ等である。なお、同図
においては、トランジスタＴ１はエンハンスメントｐ−
ＭＯＳトランジスタ、トランジスタＴ２はｎｐｎ型バイ
ポーラトランジスタである。入力端子ＩＮからトランジ
スタＴ１のゲートへの入力線からは、入力信号を導く為
に分岐線が接続されている。この分岐線には抵抗Ｒ１、
Ｒ２があり、抵抗Ｒ１に並列にコンデンサＣ１が設けら
れている。また、抵抗Ｒ１の端と抵抗Ｒ２の端との結節
点は、トランジスタＴ２のベースと接続されている。抵
抗Ｒ２の他端及びトランジスタＴ２のエミッタは接地さ
れている。以下に、図３のインバータ回路の動作を説明
する。ここで、入力端子ＩＮからは低レベル電圧ＶLOW
と高レベル電圧ＶHIGHからなる矩形波状の信号が入力す
るものとする。入力端子ＩＮから低レベル電圧ＶLOW が
入力されると、この電圧ＶLOW がトランジスタＴ１のゲ
ートに入力し、トランジスタＴ１をＯＮ状態にする。ま
た、電圧ＶLOW によって生ずる抵抗Ｒ２の上端の電圧が
トランジスタＴ２のベースに印加される。ここで、抵抗
Ｒ１は大きな抵抗値を持っているのが通常であり、流れ
る電流は数μＡ程度である。また、抵抗Ｒ２は、入力電
圧が低レベル電圧ＶLOW の場合にはトランジスタＴ２が
ＯＦＦ状態になるように調整されている。従って、入力
電圧が低レベル電圧ＶLOW である場合には、トランジス
タＴ１がＯＮ状態、トランジスタＴ２がＯＦＦ状態とな
るため、出力端子ＯＵＴには高い電圧が出力される。次
に、入力電圧が低レベル電圧ＶLOW から高レベル電圧Ｖ
HIGHに転じた場合には、トランジスタＴ１のゲートに電
圧ＶHIGHが印加されトランジスタＴ１はＯＦＦ状態にな
る。一方、入力電圧が低レベル電圧ＶLOW から高レベル
電圧ＶHIGHに転じたことにより、コンデンサＣ１を介し
て瞬間的にベース電流が流れてトランジスタＴ２がＯＮ
状態になる。このときトランジスタＴ２は出力端子ＯＵ
Ｔを接地状態にして、容量性負荷ＣＬに蓄えられていた
電荷を一気に引き抜いてしまう。これにより、出力端子
ＯＵＴの電圧は即座に低電圧になる。その後、コンデン
サＣ１を介しては電流が流れなくなるが、高抵抗の抵抗
Ｒ１を介しては電流が流れ続け、その電流がトランジス
タＴ２のベースに供給される。ここで、抵抗Ｒ２の抵抗
値は、このような状態においてトランジスタＴ２をＯＮ
状態にし続けておくための条件も満たすように設定され
ている。このように、入力電圧が高レベル電圧ＶHIGHに
安定すると、トランジスタＴ１がＯＦＦ状態、トランジ
スタＴ２がＯＮ状態になるために、出力端子ＯＵＴの電
圧が低電圧に維持される。ここで、抵抗Ｒ１の抵抗値が
大きいので、これに流れる電流も小さい。すなわち、ト
ランジスタＴ２のベースに入力される電流が小さくな
り、トランジスタＴ２がコレクタとエミッタ間に流す電
流も小さいものとなる。このコレクタとエミッタ間の電
流は、出力端子ＯＵＴの電位を一定の低電圧に維持でき
る程度のものであればよい。即ち、ＭＯＳトランジスタ
等の容量性負荷ＣＬへ流れ込む漏れ電流を引き抜き続け
ることができる程度でよい。なぜならば、トランジスタ
Ｔ２がＯＦＦ状態になると、トランジスタＴ１がＯＦＦ
状態になっているので出力端子ＯＵＴの部分が、いずれ
の電位にも接続されない状態となってしまい、漏れ電流
の影響により出力電圧が不安定になってしまうからであ
る。従って、これを防止できる程度の電流を引き抜き続
けるように構成するのである。入力端子ＩＮに印加され
る入力電圧が高レベル電圧ＶHIGHから低レベル電圧Ｖ
LOW に落ちると、トランジスタＴ１をＯＮ状態にすると
共に、コンデンサＣ１を介して瞬間的に負の電圧がトラ
ンジスタＴ２のベースに印加されてトランジスタＴ２を
ＯＦＦ状態にする。従って、出力端子ＯＵＴの電圧は高
電圧となる。ところで、トランジスタＴ１をＯＦＦ状態
にするには、ＶCC−ＶHIGHがトランジスタＴ１のしきい
値以下になる必要がある。もし、ＶCC−ＶHIGHがしきい
値より大きくなってしまうとトランジスタＴ１はＯＦＦ
状態にならないため、図３のインバータ回路は正常に作
動しなくなってしまう。このため、一般には、確実にト
ランジスタＴ１をＯＦＦ状態にするためにＶCC＝ＶHIGH
としている。ここで、電圧ＶCCは電源電圧であるが、例
えば携帯機器の電源であるとすると、この電源電圧値は
大きく変化する。従って、電圧ＶHIGHも同じように変化
することになる。インバータ回路が正常に動作するため
には、トランジスタＴ２は入力電圧がＶ HIGHのときはＯ
Ｎ状態でなくてはならない。ところが、入力電圧ＶHIGH
が上記のように大きく変動してしまうと、トランジスタ
Ｔ２がＯＮ状態でなければならないのにＯＦＦ状態にな
ってしまうということが起きる。ここで、実際には、電
源電圧ＶCCが、例えば、６〜２５Ｖの間で変化すると仮
定すると、電圧ＶHIGHも同様に６〜２５Ｖの間で変化す
る。例えば、図３のインバータ回路が電源電圧ＶCCは１
０Ｖで一定であるとして設計され、１０Ｖの電圧ＶHIGH
が入力端子ＩＮに入力された場合に、ちょうど、しきい
値を越えてトランジスタＴ２がＯＮ状態になるようにさ
れていたとする。もし、電圧ＶHIGHが１０Ｖより大きく
なったとすると、トランジスタＴ２のベース電流が大き
くなることになるので、トランジスタＴ２のＯＮ状態は
維持され、問題は生じない。しかし、電圧ＶHIGHが１０
Ｖより小さくなった場合には、トランジスタＴ２のベー
ス電流が小さくなってしまい、トランジスタＴ２はＯＦ
Ｆ状態になってしまう。これでは、インバータ回路は正
常に動作しない。このように、電源電圧ＶCCが変化する
場合に図３の回路が正常に動作しないのでは困るので、
少なくともトランジスタＴ２は電源電圧ＶCCが最も低い
電圧、例えば６Ｖのときに、トランジスタＴ２がＯＮ状
態になるように設定しておくのが通常である。
【発明が解決しようとする課題】ところで、トランジス
タＴ２のベース電流は電源電圧の最低値に合わせて設定
してあるので、入力電圧ＶHIGHは最も低い電圧、例えば
６Ｖであれば十分である。しかしながら、先に述べたよ
うに、電源電圧ＶCCが大きく変化するに伴って電圧Ｖ
HIGHも大きく変化する。電圧ＶHIGHは本来最も低い電
圧、つまり６Ｖであれば済むところ、より大きな電圧、
例えば２５Ｖとなることもある。図３の回路において
は、入力電圧が印加されることにより抵抗Ｒ１に電流が
流れる構成となっているので、より大きな電圧が加われ
ば、より大きな電流が流れる。トランジスタＴ２を正常
に駆動するには最も低い電圧（例えば、６Ｖ）でよいの
に、電源電圧ＶCCが大きく変化することにより、大きな
電圧が印加され、より多くの電流が抵抗Ｒ１に流れてし
まう。従って、電流消費が増加することとなる。従っ
て、本発明は、電源電圧が変化しても電流消費を一定に
保つことができ、余分な電流消費を起こさないインバー
タ回路を提供することを目的とする。
タＴ２のベース電流は電源電圧の最低値に合わせて設定
してあるので、入力電圧ＶHIGHは最も低い電圧、例えば
６Ｖであれば十分である。しかしながら、先に述べたよ
うに、電源電圧ＶCCが大きく変化するに伴って電圧Ｖ
HIGHも大きく変化する。電圧ＶHIGHは本来最も低い電
圧、つまり６Ｖであれば済むところ、より大きな電圧、
例えば２５Ｖとなることもある。図３の回路において
は、入力電圧が印加されることにより抵抗Ｒ１に電流が
流れる構成となっているので、より大きな電圧が加われ
ば、より大きな電流が流れる。トランジスタＴ２を正常
に駆動するには最も低い電圧（例えば、６Ｖ）でよいの
に、電源電圧ＶCCが大きく変化することにより、大きな
電圧が印加され、より多くの電流が抵抗Ｒ１に流れてし
まう。従って、電流消費が増加することとなる。従っ
て、本発明は、電源電圧が変化しても電流消費を一定に
保つことができ、余分な電流消費を起こさないインバー
タ回路を提供することを目的とする。
【課題を解決するための手段】本発明のインバータ回路
は、その出力側に容量性負荷が接続されていることを前
提とし、その容量性負荷へ流れ込む漏れ電流を引き抜く
ための定電流源を有することを特徴とする。また、本発
明のインバータ回路は、入力電圧が高くなった瞬間にの
みＯＮ状態になり、出力電圧を低下させるトランジスタ
と、容量性負荷へ流れ込む漏れ電流を引き抜くことによ
り、トランジスタによって下げられた出力電圧を維持す
る定電流源とを含む構成を有する。
は、その出力側に容量性負荷が接続されていることを前
提とし、その容量性負荷へ流れ込む漏れ電流を引き抜く
ための定電流源を有することを特徴とする。また、本発
明のインバータ回路は、入力電圧が高くなった瞬間にの
みＯＮ状態になり、出力電圧を低下させるトランジスタ
と、容量性負荷へ流れ込む漏れ電流を引き抜くことによ
り、トランジスタによって下げられた出力電圧を維持す
る定電流源とを含む構成を有する。
【作用】定電流源を設けたことにより、漏れ電流を引き
抜くのに消費する電流を一定とすることができるので、
電源電圧の変動にかかわらず消費電流が余分に増加する
ことはない。定電流源が漏れ電流を引き抜くので、一定
の消費電流で、出力電圧が不安定になってしまうことを
防止できる。これにより、インバータ回路への入力が高
レベル電圧のとき、出力を低い電圧に安定させることが
出来、容量性負荷としてＭＯＳトランジスタを接続した
ときに、正確にＭＯＳトランジスタを駆動することが出
来る。
抜くのに消費する電流を一定とすることができるので、
電源電圧の変動にかかわらず消費電流が余分に増加する
ことはない。定電流源が漏れ電流を引き抜くので、一定
の消費電流で、出力電圧が不安定になってしまうことを
防止できる。これにより、インバータ回路への入力が高
レベル電圧のとき、出力を低い電圧に安定させることが
出来、容量性負荷としてＭＯＳトランジスタを接続した
ときに、正確にＭＯＳトランジスタを駆動することが出
来る。
【実施例】図１は、本発明のインバータ回路の一実施例
を示す回路図である。同図において、図３の回路と同じ
構成要素には同じ参照符号を付してある。図１におい
て、入力端子ＩＮはトランジスタＴ１のゲートに入力さ
れている。入力端子ＩＮとトランジスタＴ１のゲートと
を接続する入力線にはコンデンサＣ２の一端が接続さ
れ、他端はトランジスタＴ２のベースに接続されると共
に、抵抗Ｒ３を介して接地されている。トランジスタＴ
１のソースは電源電圧ＶCCに接続され、ドレインはトラ
ンジスタＴ２のコレクタに接続されている。また、トラ
ンジスタＴ２のエミッタは接地されている。トランジス
タＴ１のドレインとトランジスタＴ２のコレクタの接続
線上の点Ｎ１からはインバータ回路としての出力を取る
ようになっており、出力端子ＯＵＴが接続されている。
そして、出力端子ＯＵＴには容量性負荷ＣＬが接続され
ている。また、トランジスタＴ１のドレインとトランジ
スタＴ２のコレクタの接続線上の点Ｎ２には定電流源１
が接続されている。定電流源１としては、流す電流が一
定であれば、どのようなものを用いてもよいが、本実施
例においては、カレント・ミラー回路を使用している。
カレント・ミラー回路（定電流源）１は点Ｎ２から接地
点に向かって僅かな電流を流す。電流の大きさとして
は、例えば１〜２μＡ程度である。次に、図１のインバ
ータ回路の動作を説明する。まず、入力端子ＩＮに低レ
ベル電圧ＶLOW が入力されているとする。このとき、ト
ランジスタＴ１はＯＮ状態である。一方、コンデンサＣ
２には電流は流れず、トランジスタＴ２のベースは接地
状態となっており、トランジスタＴ２はＯＦＦ状態であ
る。一方、カレント・ミラー回路１は、常に少量の電流
を点Ｎ２から引いている。少量の電流というのは、先に
述べたように例えば１〜２μＡであり、容量性負荷ＣＬ
に低電圧が加えられたとき生ずる漏れ電流と同程度の電
流である。このとき、トランジスタＴ１がＯＮ状態でト
ランジスタＴ２がＯＦＦ状態であるので、出力端子ＯＵ
Ｔからは高い電圧が容量性負荷ＣＬに印加される。ここ
で、トランジスタＴ１とトランジスタＴ３は共にＯＮ状
態であるが、トランジスタＴ１が流す電流は出力端子Ｏ
ＵＴ側に接続されるＭＯＳトランジスタ等の容量性負荷
ＣＬを駆動するのに必要な大きさを持っていなければな
らないので比較的大きく、例えば２００μＡ程度であ
る。これに対し、トランジスタＴ３が流す電流は、トラ
ンジスタＴ１の流す電流よりも遙かに小さいため、電流
の多くは出力端子ＯＵＴ側に流れる。従って、容量性負
荷ＣＬには十分高い電圧を印加することが出来る。次
に、入力端子ＩＮに入力される電圧が低レベル電圧Ｖ
LOW から高レベル電圧ＶHIGHに転じたとする。トランジ
スタＴ１のゲートに電圧ＶHIGHが入力される。電圧Ｖ
HIGHは、先に述べたように電源電圧ＶCCと同じ値であ
る。これにより、トランジスタＴ１はＯＦＦ状態にな
る。一方、入力電圧が変化したので、コンデンサＣ２を
介して電流がトランジスタＴ２のベースに加えられ、ト
ランジスタＴ２をＯＮ状態にする。トランジスタＴ２の
ベース電流は、コンデンサＣ２を介しているので、入力
電圧が変化した瞬間だけ流れ、僅かの間トランジスタＴ
２をＯＮ状態にするのみである。ここで、抵抗Ｒ３はト
ランジスタＴ２がＯＮ状態になるように設定された抵抗
値を有し、コンデンサＣ２を介して電流が流れた場合に
トランジスタＴ２にベース電流を加えるように構成され
ている。トランジスタＴ２は、ＯＮ状態になった僅かな
間に出力端子ＯＵＴを低電圧にして、一気に電流を引き
抜く。これにより、容量性負荷ＣＬに印加される電圧
は、一気に高電圧状態から低電圧状態まで落ち込む。ト
ランジスタＴ２は、この後すぐにＯＦＦ状態となる。従
って、出力端子ＯＵＴ側が低電圧に落ちた後は、トラン
ジスタＴ１、Ｔ２共にＯＦＦ状態となる。点Ｎ２に接続
されているカレント・ミラー回路１は、出力端子ＯＵＴ
部分がハイインピーダンス状態になること（いずれの電
位にも接続されていない状態）を防止すると共に、漏れ
電流によって出力端子ＯＵＴ部分の電圧が不安定になら
ないように、漏れ電流と同程度の一定の電流を引き続け
る。カレント・ミラー回路１が接続されていないとする
と、出力端子ＯＵＴ部分は、いずれの電位にも接続され
ておらず、電位が不定になるので出力が安定しなくな
る。このように、入力端子ＩＮに高い電圧ＶHIGHが入力
された場合は、トランジスタＴ２が一気に出力電圧を下
げると、あとは定電流源１が出力電圧の低レベル状態を
維持する構成となっている。従って、漏れ電流を引き抜
くのに必要な分の電流だけを消費する定電流源が出力端
子ＯＵＴ側から電流を引き抜いているので、電源電圧Ｖ
CCと共に入力電圧Ｖ HIGHが大きく変動したとしても、消
費電流は一定であり従来のように無駄な電流消費が行わ
れない。次に、入力端子ＩＮに印加される電圧がＶHIGH
からＶLOW に転じたとする。入力電圧ＶLOW がトランジ
スタＴ１のゲートに加わり、トランジスタＴ１がＯＮ状
態になる。同時に、コンデンサＣ２を介して瞬間的に負
の電圧がトランジスタＴ２のベースに加わる。これによ
り、トランジスタＴ２はＯＦＦ状態となる。この負の電
圧は入力電圧がＶHIGHからＶLOW に転じた瞬間にのみト
ランジスタＴ２のベースに印加され、その後は抵抗Ｒ３
を介して接地された状態となるが、トランジスタＴ２は
ＯＦＦ状態のままである。定電流源１のトランジスタＴ
３とトランジスタＴ１が共にＯＮ状態であるというとき
の動作については、先に述べた通りである。よって、出
力端子ＯＵＴには高い電圧が現れる。なお、図１、図３
の回路においては、トランジスタＴ１はエンハンスメン
トｐ−ＭＯＳトランジスタとし、トランジスタＴ２はｎ
ｐｎバイポーラトランジスタとして説明してきたが、他
のトランジスタを組み合わせて回路を構成することは可
能であり、特に上記の種類のトランジスタに限られたも
のではない。図２は、本発明のインバータ回路を適用す
る回路の一例としてのＤＣ−ＤＣコンバータを示す構成
図である。発振回路２１は、三角波信号を出力する回路
であり、例えば発振回路２１に設けられたコンデンサの
容量値で決まる発振周波数の三角波信号をコンパレータ
２２の−入力（非反転入力）に出力する。コンパレータ
２２の＋入力（反転入力）にはプリアンプ（エラーアン
プ）２７を介して、基準電圧が供給されている。この基
準電圧はＤＣ−ＤＣコンバータの出力電圧Ｖout を抵抗
Ｒ２１、Ｒ２２で分割した電圧であり、ＤＣーＤＣコン
バータの出力に従って変化する電圧である。したがっ
て、コンパレータ２２で発振回路２１から出力される三
角波信号を基準電圧と比較することにより、ＤＣーＤＣ
コンバータの出力変化に従ったパルス幅の信号を制御ロ
ジック回路２３に出力する。制御ロジック回路２３は、
コンパレータ２２が出力するパルス信号に加えて、出力
電圧Ｖout のフィードバック信号であるＶfbおよび電流
検出回路２４によって検出されたコイル電流値を受信
し、それら信号に従ってｐ−ＭＯＳトランジスタ２８お
よびｎ−ＭＯＳトランジスタ２９を制御するための信号
を出力する。駆動回路２５は、制御ロジック回路２３か
ら入力される制御信号に基づいて、ｐ−ＭＯＳトランジ
スタ２８とｎ−ＭＯＳトランジスタ２９とが交互にＯＮ
／ＯＦＦ状態となるように駆動する。このとき出力され
る２つの駆動信号は、上記２つのＭＯＳトランジスタが
同時にＯＮ状態とならないように、駆動回路２５内に設
けられるデッドタイム回路２６によって互いに所定の遅
延が与えられている。ｐ−ＭＯＳトランジスタ２８およ
びｎ−ＭＯＳトランジスタ２９は、上記駆動信号によっ
て駆動され、そのＯＮ／ＯＦＦ状態に従ってコイル電流
が生成される。このコイル電流はランプ波形をしてお
り、コンデンサＣによってリップルが抑えられて安定し
た電圧として出力端子３０から出力される。このような
ＤＣ−ＤＣコンバータは安定した直流を低電流消費で供
給できることが好ましい。しかしながら、一般に電源電
圧は変動する部分があり、これによって消費電流も大き
くなりがちである。本発明のインバータ回路は、このよ
うな電源電圧の変動によらず電流消費を一定にすること
ができ、消費電流を増加させることがないので、このよ
うなＤＣ−ＤＣコンバータに使用することは有益であ
る。本発明のインバータ回路を使用する場所に関して
は、インバータ回路の出力側に容量性負荷が接続される
場所であればどこでも良く、駆動回路の中でも駆動信号
を微妙に調整する機能を果たすべきデッドタイム回路に
使用することは考えられることである。
を示す回路図である。同図において、図３の回路と同じ
構成要素には同じ参照符号を付してある。図１におい
て、入力端子ＩＮはトランジスタＴ１のゲートに入力さ
れている。入力端子ＩＮとトランジスタＴ１のゲートと
を接続する入力線にはコンデンサＣ２の一端が接続さ
れ、他端はトランジスタＴ２のベースに接続されると共
に、抵抗Ｒ３を介して接地されている。トランジスタＴ
１のソースは電源電圧ＶCCに接続され、ドレインはトラ
ンジスタＴ２のコレクタに接続されている。また、トラ
ンジスタＴ２のエミッタは接地されている。トランジス
タＴ１のドレインとトランジスタＴ２のコレクタの接続
線上の点Ｎ１からはインバータ回路としての出力を取る
ようになっており、出力端子ＯＵＴが接続されている。
そして、出力端子ＯＵＴには容量性負荷ＣＬが接続され
ている。また、トランジスタＴ１のドレインとトランジ
スタＴ２のコレクタの接続線上の点Ｎ２には定電流源１
が接続されている。定電流源１としては、流す電流が一
定であれば、どのようなものを用いてもよいが、本実施
例においては、カレント・ミラー回路を使用している。
カレント・ミラー回路（定電流源）１は点Ｎ２から接地
点に向かって僅かな電流を流す。電流の大きさとして
は、例えば１〜２μＡ程度である。次に、図１のインバ
ータ回路の動作を説明する。まず、入力端子ＩＮに低レ
ベル電圧ＶLOW が入力されているとする。このとき、ト
ランジスタＴ１はＯＮ状態である。一方、コンデンサＣ
２には電流は流れず、トランジスタＴ２のベースは接地
状態となっており、トランジスタＴ２はＯＦＦ状態であ
る。一方、カレント・ミラー回路１は、常に少量の電流
を点Ｎ２から引いている。少量の電流というのは、先に
述べたように例えば１〜２μＡであり、容量性負荷ＣＬ
に低電圧が加えられたとき生ずる漏れ電流と同程度の電
流である。このとき、トランジスタＴ１がＯＮ状態でト
ランジスタＴ２がＯＦＦ状態であるので、出力端子ＯＵ
Ｔからは高い電圧が容量性負荷ＣＬに印加される。ここ
で、トランジスタＴ１とトランジスタＴ３は共にＯＮ状
態であるが、トランジスタＴ１が流す電流は出力端子Ｏ
ＵＴ側に接続されるＭＯＳトランジスタ等の容量性負荷
ＣＬを駆動するのに必要な大きさを持っていなければな
らないので比較的大きく、例えば２００μＡ程度であ
る。これに対し、トランジスタＴ３が流す電流は、トラ
ンジスタＴ１の流す電流よりも遙かに小さいため、電流
の多くは出力端子ＯＵＴ側に流れる。従って、容量性負
荷ＣＬには十分高い電圧を印加することが出来る。次
に、入力端子ＩＮに入力される電圧が低レベル電圧Ｖ
LOW から高レベル電圧ＶHIGHに転じたとする。トランジ
スタＴ１のゲートに電圧ＶHIGHが入力される。電圧Ｖ
HIGHは、先に述べたように電源電圧ＶCCと同じ値であ
る。これにより、トランジスタＴ１はＯＦＦ状態にな
る。一方、入力電圧が変化したので、コンデンサＣ２を
介して電流がトランジスタＴ２のベースに加えられ、ト
ランジスタＴ２をＯＮ状態にする。トランジスタＴ２の
ベース電流は、コンデンサＣ２を介しているので、入力
電圧が変化した瞬間だけ流れ、僅かの間トランジスタＴ
２をＯＮ状態にするのみである。ここで、抵抗Ｒ３はト
ランジスタＴ２がＯＮ状態になるように設定された抵抗
値を有し、コンデンサＣ２を介して電流が流れた場合に
トランジスタＴ２にベース電流を加えるように構成され
ている。トランジスタＴ２は、ＯＮ状態になった僅かな
間に出力端子ＯＵＴを低電圧にして、一気に電流を引き
抜く。これにより、容量性負荷ＣＬに印加される電圧
は、一気に高電圧状態から低電圧状態まで落ち込む。ト
ランジスタＴ２は、この後すぐにＯＦＦ状態となる。従
って、出力端子ＯＵＴ側が低電圧に落ちた後は、トラン
ジスタＴ１、Ｔ２共にＯＦＦ状態となる。点Ｎ２に接続
されているカレント・ミラー回路１は、出力端子ＯＵＴ
部分がハイインピーダンス状態になること（いずれの電
位にも接続されていない状態）を防止すると共に、漏れ
電流によって出力端子ＯＵＴ部分の電圧が不安定になら
ないように、漏れ電流と同程度の一定の電流を引き続け
る。カレント・ミラー回路１が接続されていないとする
と、出力端子ＯＵＴ部分は、いずれの電位にも接続され
ておらず、電位が不定になるので出力が安定しなくな
る。このように、入力端子ＩＮに高い電圧ＶHIGHが入力
された場合は、トランジスタＴ２が一気に出力電圧を下
げると、あとは定電流源１が出力電圧の低レベル状態を
維持する構成となっている。従って、漏れ電流を引き抜
くのに必要な分の電流だけを消費する定電流源が出力端
子ＯＵＴ側から電流を引き抜いているので、電源電圧Ｖ
CCと共に入力電圧Ｖ HIGHが大きく変動したとしても、消
費電流は一定であり従来のように無駄な電流消費が行わ
れない。次に、入力端子ＩＮに印加される電圧がＶHIGH
からＶLOW に転じたとする。入力電圧ＶLOW がトランジ
スタＴ１のゲートに加わり、トランジスタＴ１がＯＮ状
態になる。同時に、コンデンサＣ２を介して瞬間的に負
の電圧がトランジスタＴ２のベースに加わる。これによ
り、トランジスタＴ２はＯＦＦ状態となる。この負の電
圧は入力電圧がＶHIGHからＶLOW に転じた瞬間にのみト
ランジスタＴ２のベースに印加され、その後は抵抗Ｒ３
を介して接地された状態となるが、トランジスタＴ２は
ＯＦＦ状態のままである。定電流源１のトランジスタＴ
３とトランジスタＴ１が共にＯＮ状態であるというとき
の動作については、先に述べた通りである。よって、出
力端子ＯＵＴには高い電圧が現れる。なお、図１、図３
の回路においては、トランジスタＴ１はエンハンスメン
トｐ−ＭＯＳトランジスタとし、トランジスタＴ２はｎ
ｐｎバイポーラトランジスタとして説明してきたが、他
のトランジスタを組み合わせて回路を構成することは可
能であり、特に上記の種類のトランジスタに限られたも
のではない。図２は、本発明のインバータ回路を適用す
る回路の一例としてのＤＣ−ＤＣコンバータを示す構成
図である。発振回路２１は、三角波信号を出力する回路
であり、例えば発振回路２１に設けられたコンデンサの
容量値で決まる発振周波数の三角波信号をコンパレータ
２２の−入力（非反転入力）に出力する。コンパレータ
２２の＋入力（反転入力）にはプリアンプ（エラーアン
プ）２７を介して、基準電圧が供給されている。この基
準電圧はＤＣ−ＤＣコンバータの出力電圧Ｖout を抵抗
Ｒ２１、Ｒ２２で分割した電圧であり、ＤＣーＤＣコン
バータの出力に従って変化する電圧である。したがっ
て、コンパレータ２２で発振回路２１から出力される三
角波信号を基準電圧と比較することにより、ＤＣーＤＣ
コンバータの出力変化に従ったパルス幅の信号を制御ロ
ジック回路２３に出力する。制御ロジック回路２３は、
コンパレータ２２が出力するパルス信号に加えて、出力
電圧Ｖout のフィードバック信号であるＶfbおよび電流
検出回路２４によって検出されたコイル電流値を受信
し、それら信号に従ってｐ−ＭＯＳトランジスタ２８お
よびｎ−ＭＯＳトランジスタ２９を制御するための信号
を出力する。駆動回路２５は、制御ロジック回路２３か
ら入力される制御信号に基づいて、ｐ−ＭＯＳトランジ
スタ２８とｎ−ＭＯＳトランジスタ２９とが交互にＯＮ
／ＯＦＦ状態となるように駆動する。このとき出力され
る２つの駆動信号は、上記２つのＭＯＳトランジスタが
同時にＯＮ状態とならないように、駆動回路２５内に設
けられるデッドタイム回路２６によって互いに所定の遅
延が与えられている。ｐ−ＭＯＳトランジスタ２８およ
びｎ−ＭＯＳトランジスタ２９は、上記駆動信号によっ
て駆動され、そのＯＮ／ＯＦＦ状態に従ってコイル電流
が生成される。このコイル電流はランプ波形をしてお
り、コンデンサＣによってリップルが抑えられて安定し
た電圧として出力端子３０から出力される。このような
ＤＣ−ＤＣコンバータは安定した直流を低電流消費で供
給できることが好ましい。しかしながら、一般に電源電
圧は変動する部分があり、これによって消費電流も大き
くなりがちである。本発明のインバータ回路は、このよ
うな電源電圧の変動によらず電流消費を一定にすること
ができ、消費電流を増加させることがないので、このよ
うなＤＣ−ＤＣコンバータに使用することは有益であ
る。本発明のインバータ回路を使用する場所に関して
は、インバータ回路の出力側に容量性負荷が接続される
場所であればどこでも良く、駆動回路の中でも駆動信号
を微妙に調整する機能を果たすべきデッドタイム回路に
使用することは考えられることである。
【発明の効果】インバータ回路の出力が低電圧である場
合に、出力を安定させるために漏れ電流を引き抜く定電
流源を設けたことにより、電源電圧の変動にかかわら
ず、消費電流を一定に保つことが出来、余分な電流消費
を起こすことがない。
合に、出力を安定させるために漏れ電流を引き抜く定電
流源を設けたことにより、電源電圧の変動にかかわら
ず、消費電流を一定に保つことが出来、余分な電流消費
を起こすことがない。
【図１】本発明のインバータ回路の一実施例を示す回路
図である。
図である。
【図２】本発明のインバータ回路を適用する回路の一例
としてのＤＣ−ＤＣコンバータを示す構成図である。
としてのＤＣ−ＤＣコンバータを示す構成図である。
【図３】従来のインバータ回路の一例を示す回路図であ
る。
る。
１ カレント・ミラー回路（定電流源） ２１ 発振回路 ２２ コンパレータ ２３ 制御ロジック回路 ２４ 電流検出回路 ２５ 駆動回路 ２６ デッドタイム回路 ２７ プリアンプ ２８ ｐ−ＭＯＳトランジスタ ２９ ｎ−ＭＯＳトランジスタ ３０ 出力端子
Claims (10)
- 【請求項１】 容量性負荷を駆動するインバータ回路に
おいて、 該容量性負荷へ流れ込む漏れ電流を引き抜くための定電
流源を有することを特徴とするインバータ回路。 - 【請求項２】 前記定電流源は、前記漏れ電流と同程度
の電流を流すことにより、前記漏れ電流を引き抜くこと
を特徴とする請求項１記載のインバータ回路。 - 【請求項３】 前記定電流源は、カレント・ミラー回路
からなることを特徴とする請求項１または２記載のイン
バータ回路。 - 【請求項４】 容量性負荷を駆動するインバータ回路に
おいて、 前記インバータ回路は、前記インバータ回路への入力電
圧が高くなった瞬間にのみＯＮ状態になり、出力電圧を
低下させるトランジスタを有し、 該容量性負荷へ流れ込む漏れ電流を引き抜くことによ
り、前記低くされた出力電圧を維持する定電流源を設け
たことを特徴とするインバータ回路。 - 【請求項５】 前記定電流源は、前記漏れ電流と同程度
の電流を流すことにより、前記漏れ電流を引き抜くこと
を特徴とする請求項４記載のインバータ回路。 - 【請求項６】 前記定電流源は、カレント・ミラー回路
からなることを特徴とする請求項４または５記載のイン
バータ回路。 - 【請求項７】 第１および第２のトランジスタが直列に
接続され、その接続点の出力信号により容量性負荷を駆
動するインバータ回路において、 前記インバータ回路は、入力信号が低レベル信号のとき
に上記第１のトランジスタをオン状態にするとともに上
記第２のトランジスタをオフ状態にし、入力信号が低レ
ベル信号から高レベル信号に変化したときに上記第１の
トランジスタをターンオフするとともに上記第２のトラ
ンジスタを所定時間だけオン状態にした後にオフ状態に
するように構成されており、 更に、上記第１のトランジスタがオン状態のときに該第
１のトランジスタに流れる電流と比べて十分に小さい電
流を上記第１および第２のトランジスタの接続点から引
き抜く定電流源を設けたことを特徴とするインバータ回
路。 - 【請求項８】 前記定電流源が前記第１及び第２のトラ
ンジスタの接続点から引き抜く前記十分に小さい電流
は、前記容量性負荷へ流れ込む漏れ電流と同程度の電流
であることを特徴とする請求項７記載のインバータ回
路。 - 【請求項９】 前記第２トランジスタはバイポーラトラ
ンジスタであることを特徴とする請求項７または８記載
のインバータ回路。 - 【請求項１０】 前記定電流源は、カレント・ミラー回
路からなることを特徴とする請求項７〜９のいずれか１
つに記載のインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7092223A JPH08288812A (ja) | 1995-04-18 | 1995-04-18 | インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7092223A JPH08288812A (ja) | 1995-04-18 | 1995-04-18 | インバータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288812A true JPH08288812A (ja) | 1996-11-01 |
Family
ID=14048450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7092223A Withdrawn JPH08288812A (ja) | 1995-04-18 | 1995-04-18 | インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288812A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990012245A (ko) * | 1997-07-28 | 1999-02-25 | 윤종용 | 상승/하강 시간이 동일한 인버터 회로 |
-
1995
- 1995-04-18 JP JP7092223A patent/JPH08288812A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990012245A (ko) * | 1997-07-28 | 1999-02-25 | 윤종용 | 상승/하강 시간이 동일한 인버터 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7683730B2 (en) | Differential crystal oscillator circuit with peak regulation | |
| US4970408A (en) | CMOS power-on reset circuit | |
| US7199623B2 (en) | Method and apparatus for providing a power-on reset signal | |
| EP0372956A1 (en) | Constant current source circuit | |
| US6617835B2 (en) | MOS type reference voltage generator having improved startup capabilities | |
| EP0596228A1 (en) | Oscillatorless substrate bias generator | |
| JP2008506196A (ja) | 電源電圧検出回路構成およびその利用方法 | |
| JPH04129264A (ja) | 半導体集積回路 | |
| US6252384B1 (en) | Power-supply voltage fluctuation inhibiting circuit | |
| US20030184268A1 (en) | Protection circuit for miller compensated voltage regulators | |
| US7479767B2 (en) | Power supply step-down circuit and semiconductor device | |
| US4587447A (en) | Input signal level converter for an MOS digital circuit | |
| US20020088995A1 (en) | Switching control method of a level shifter and corresponding improved self-controlled level shifter | |
| US7053597B2 (en) | Regulator and related control method for preventing exceeding initial current by compensation current of additional current mirror | |
| JPH05114291A (ja) | 基準電圧発生回路 | |
| US20060186865A1 (en) | Voltage regulator | |
| JP2001308688A (ja) | 出力回路 | |
| US9891250B2 (en) | Bidirectional voltage differentiator circuit | |
| JP2002315311A (ja) | スイッチングレギュレータ | |
| CN112885285B (zh) | 一种gip电路及其控制方法 | |
| JPH08288812A (ja) | インバータ回路 | |
| US6867572B1 (en) | Regulator and related method capable of performing pre-charging | |
| US7492141B2 (en) | Resonant inverter exhibiting depressed duty variation | |
| EP0678969B1 (en) | BiMOS semiconductor integrated circuit having boosted voltage line | |
| JP2845819B2 (ja) | サンプルホールド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020702 |