KR960015565B1 - 반도체 소자의 패드 형성방법 - Google Patents
반도체 소자의 패드 형성방법 Download PDFInfo
- Publication number
- KR960015565B1 KR960015565B1 KR1019930006468A KR930006468A KR960015565B1 KR 960015565 B1 KR960015565 B1 KR 960015565B1 KR 1019930006468 A KR1019930006468 A KR 1019930006468A KR 930006468 A KR930006468 A KR 930006468A KR 960015565 B1 KR960015565 B1 KR 960015565B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- film
- semiconductor device
- forming
- metal
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
내용없음
Description
제1도는 종래 반도체 소자의 패드 형성 공정도.
제2도는 본 발명에 따른 반도체 소자의 패드 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 포토레지스트 2 : 보호막
3 : 절연막 4 : 제1금속
5 : 제2금속
본 발명은 반도체 소자의 패드 형성방법에 관한 것으로서, 특히 패드(PAD)상에 발생되는 불화알미늄막을 불활성 가스의 스퍼터링법에 의해 패드 오염 원인인 불화알미늄막을 제거토록 하는 반도체 소자의 패드 형성방법에 관한 것이다.
일반적으로 반도체 소자 제조 공정중 각 셀의 전기적인 연결 및 외부와의 도선 연결을 위해 보호막을 제거하는 패드 식각 공정을 진행하면 패드상에 불화알미늄막이 형성되며, 이러한 불화알미늄막은 와이어 연결시 접착력을 저하시킨다.
즉, 제1도는 반도체 소자의 패드 형성 공정에서 패드 식각 공정을 도시한 것으로서, 먼저 (a)도와 같이 반도체 기판에 트랜지스터등의 회로소자를 형성한 다음에 금속배선을 위하여 제1 및 제2금속(5)(4)을 차례로 증착 및 패터닝하여 소정영역만을 남긴 후 전면에 절연막(3)과 나이트라이드의 보호막(2)을 차례로 증착하고, 포로레지스트(1)의 도포 및 포토 마스크 작업으로 패드 영역을 정의한다.
그 다음 (b) 및 (c)도와 같이 상기 포토레지스트(1)를 마스크로 하여 불소가 함유된 CF4또는 CF4+Ar가스를 이용하여 보호막(2)과 절연막(3)을 차례로 식각한다. 이때 제2금속(4)인 알루미늄 표면은 불소를 함유하고 있는 가스 사용으로 불소 성분에 오염되어 불화알미늄(Al(OF)x)막(6) 필름이 형성되며, 이후(d)도에서와 같이 포토레지스터(1)를 제거시킨다. 즉, 불소 성분은 전기 배선에 있어서 단선등의 문제를 일으키는 하나의 원인으로 알려져 있다.
따라서 보호막(2)과 절연막(3)을 불소 가스로 식각할 때 (c)도와 같이 제2금속(4) 표면에 불소 오염막(6)이 존재하는 관계로 오염 정도차에 따라 등급별로 분리 출하하게 된다.
상기와 같은 종래 반도체 소자의 패드 형성방법중 패드 식각 공정에서는 금속의 부식 문제를 야기시킬 뿐만 아니라 와이어 접착시 접착성 감소에 의해 접속 불량 문제가 발생하게 되어 반도체 소자의 신뢰성이 저하되는 것이다.
본 발명의 목적은 상기와 같은 문제점을 해소하기 위하여 각 셀의 전기적인 연결 및 외부와의 도선 연결을 위해 보호막과 절연막을 식각하는 공정에서 금속배선 상에 생성되는 불화알미늄막을 제거하기 위해 불활성 기체인 아르곤가스를 주입한 상태에서 전압을 인가시키게 되면 공정 챔버내에 아르곤가스와 불화알미늄과의 이온 분해되어 금속 표면에 생성된 오염물을 제거함으로써 신뢰성을 향상시킬 수 있는 반도체 소자 패드 형성방법을 제공함에 있다.
본 발명의 반도체 소자 패드 형성방법은 전기적인 연결 및 외부와의 도선 연결을 위해 와이어 접착 부분에 존재하는 보호막과 절연막을 제거하는 패드 식각 공정후 불활성 기체를 주입 및 전압을 인가하여 금속 표면에 생성되는 오염막을 제거토록 한 것이다.
이하, 첨부된 도면에 의해 본 발명을 상세히 설명한다.
제2도는 본 발명에 따른 반도체 소자의 패드 형성방법을 도시하는 공정도로서, 먼저(a)도와 같이 반도체 기판에 트랜지스터등의 회로소자를 형성한 다음에 금속배선을 위하여 제1및 제2금속(5)(4)을 차례로 증착 및 패터닝하여 소정 영역만을 남긴 후 전면에 절연막(3)과 나이트라이드의 보호막(2)을 차례로 증착한다. 그리고, 보호막(2)상에 포토레지스트(1)를 도포하고 노광 및 현상하여 와이어 접촉 영역을 정의한다.
그 다음, (b) 및 (c)도와 같이 상기 포토레지스트(1)를 마스크로 하여 불소가 함유된 CF4또는 CE4+Ar 가스를 이용하여 보호막(2)과 절연막(3)을 차례로 식각한다. 이 때, (c)도와 같이 제2금속(4)인 알루미늄 표면은 불소를 함유하고 있는 가스 사용으로 불소 성분에 오염되어 불화알미늄(ALCOFx)막(6) 필름을 형성하게 된다. 따라서 챔버내에 불활성 기체인 아르곤가스(500Ar)(7)를 에너지 500watt, 압력 2.0torr 조건에서 1분간 주입하면 챔버내에서 아르곤가스(7)가 이온 분해되어 Ar+또는 Ar-이온이 불화알미늄의 오염막(6)에 다운 스트림(DOWN STREAM)되면서 스퍼터링 효과와 같이 물리적 충격을 주게 된다. 따라서, (d)도와 같이 제2금속(4) 표면에 생성된 오염막(6)이 깨끗이 제거된다. 이때, 패드부분을 제외한 나머지 부분에는 포토레지스트(1)로서 보호되어 고압력으로 주입되는 아르곤가스에 의해 발생할 수 있는 충격이나 손실을 방지하게 되며, 이후 (e)도에서와 같이 포토레지스트(1)를 제거하여 패드 식각 공정을 완료하게 된다.
이상에서 상술한 바와같이 본 발명은 전기적인 연결 및 외부와의 도선 연결을 위해 와이어 접촉영역의 보호막과 절연막을 제거하는 패드 식각 공정후 불활성 기체를 주입하고 전압을 인가하여 금속 표면에 생성되는 오염막을 제거토록 함으로써 금속막의 부식을 방지하고 와이어 배선시 접촉성을 향상시킴에 따라 반도체 소자의 신뢰성 향상에 기여할 수 있는 것이다.
Claims (1)
- 반도체 소자의 패드 형성방법에 있어서, 전기적인 연결 및 외부와의 도선 연결을 위해 와이어 접촉영역에 존재하는 보호막과 절연막을 제거하는 패드 식각 공정후 불활성 기체인 아르곤가스를 에너지 500watt 및 압력 2.0torr 조건에서 1분간 주입하여 금속 표면에 생성되는 불화 알루미늄의 오염막을 제거토록 하는 단계를 포함하여 이루어지는 반도체 소자의 패드 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930006468A KR960015565B1 (ko) | 1993-04-17 | 1993-04-17 | 반도체 소자의 패드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930006468A KR960015565B1 (ko) | 1993-04-17 | 1993-04-17 | 반도체 소자의 패드 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960015565B1 true KR960015565B1 (ko) | 1996-11-18 |
Family
ID=19354105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930006468A KR960015565B1 (ko) | 1993-04-17 | 1993-04-17 | 반도체 소자의 패드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960015565B1 (ko) |
-
1993
- 1993-04-17 KR KR1019930006468A patent/KR960015565B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172004A (en) | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias | |
| US20060128159A1 (en) | Method of removing etch residues | |
| US4057460A (en) | Plasma etching process | |
| KR100493486B1 (ko) | 개선된 전도층 엣칭방법 및 장치 | |
| JPH03204928A (ja) | コンタクトホール形成方形 | |
| KR950005351B1 (ko) | 알루미늄 합금의 부식 방지 방법 | |
| JPS6064431A (ja) | 半導体構成体上の耐火金属膜をエツチングする方法 | |
| KR960015565B1 (ko) | 반도체 소자의 패드 형성방법 | |
| JP4207285B2 (ja) | 半導体装置の製造方法 | |
| KR100424477B1 (ko) | 전도성 성분 및 전도성 라인 형성방법 | |
| JPH0945688A (ja) | 配線構造及びその形成方法 | |
| KR100197531B1 (ko) | 금속 배선막 형성을 위한 감광막 제거방법 | |
| KR100387761B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0169759B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 | |
| KR100293458B1 (ko) | 반도체 소자의 금속 배선 및 그의 제조 방법 | |
| KR100208429B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0147675B1 (ko) | 반도체장치 제조시의 알루미늄합금막 식각방법 | |
| KR100259071B1 (ko) | 반도체소자의 식각방법 | |
| KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR19990027164A (ko) | 반도체소자의 식각방법 | |
| KR950006341B1 (ko) | 금속배선 형성방법 | |
| KR0137619B1 (ko) | 반도체 장치 제조 방법 | |
| KR100239709B1 (ko) | 콘택플러그를 형성하기 위한 내열금속 에치백 공정 | |
| JPS6223134A (ja) | 半導体集積回路装置の製造方法 | |
| KR100223942B1 (ko) | 반도체 소자의 적층 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |