KR960006706B1 - 비아콘택 제조방법 - Google Patents
비아콘택 제조방법 Download PDFInfo
- Publication number
- KR960006706B1 KR960006706B1 KR1019930004808A KR930004808A KR960006706B1 KR 960006706 B1 KR960006706 B1 KR 960006706B1 KR 1019930004808 A KR1019930004808 A KR 1019930004808A KR 930004808 A KR930004808 A KR 930004808A KR 960006706 B1 KR960006706 B1 KR 960006706B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- titanium nitride
- insulating layer
- film
- via contact
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용없음
Description
제 1A도 내지 제 1C도는 종래기술에 의해 바아콘택 제조단계를 도시한 단면도.
제2A도 내지 제 2C도는 본 발명에 의해 비아콘택 제조단계를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 하부층 2 : 제 1금속배선
3 : 제 1절연층 4 :지2절연층
5 : 제 3절연층 6 : 비아홀(Via Hole)
7 : 비아플러그 8 : 제 2금속층
11 : 스퍼터링 텅스텐막 12 : 티타늄 나이트라이드막.
본 발명은 고집적 반도체 소자의 제조방법에 관한 것으로, 특히 16메가급 이상의 디램(DRAM), 에스램(SRAM) 및 로직(Logic)공정에서 금속층과 금속층을 연결하는 비아콘택(Via Contact) 제조방법에 관한것이다.
반도체 소자가 고집적화됨에 따라 비아홀의 에스팩트비(Aspect Ratio)가 커지고, 비아홀의 깊이가 서로다르게 되어 비아홀에 금속층을 증착할 경우 비아홀 저부에서 층덮힘의 불량으로 콘택불량이 발생된다.
이러한 콘택불량을 개선하기 위하여 비아홀에 비아플러그를 형성한 다음 금속층을 형성하였다.
종래기술에 의해 비아플러그를 이용한 비아콘택을 제조하는 공정을 제 1A도 내지 제 1C도를 참조하여 설명하기로 한다.
제 1A도는 하부절연층(1) 상부에 제1금속배선(2) 예를들어 알루미늄 금속배선을 형성하고, 전체면을 따라 얇은 제 1절연층(3)을 형성하고, 그 상부에 평탄화용 제 2절연층(4) 예를를어 SOG막 또는 IMO(Inter Metal Oxide)막을 형성하고, 그 상부에 제 3절연층(5)을 형성한 단면도이다.
제 1B도는 제 1A도 공정후에 콘택마스크를 이용하여 제 2절연층(5)을 습식식각하고, 제 2 및 제 1절연층(4,3)을 건식식각하여 제 1급속배선(2)이 노출된 비아홀(6)을 형성한 단면도이다.
제 1C도는 비아홀(6)에 노출된 제 1금속배선(2)에 CVD(Chemical Vapor Deposition) 텅스텐막을 선택적으로 증착시켜, 비아홀(6)에 비아플러그(7)를 형성한 다음, 제 2금속층(8)을 형성한 단면도이다.
그러나 상기의 알루미늄으로된 제 1금속배선 상부에 비아플러그로 CVD텅스텐막을 증착할 경우 CVD텅스텐막의 반응성 기체로 사용되는 WF6와 제 1금속배선이 반응하여 제 1금속배선과 비아플러그의 계면에 AlF₃등의 이물질이 형성되어 비아저항을 증가시키는 요인이 된다. 또한 CVD텅스텐막 증착공정은300∼500℃의 고온 공정이므로 제 2절연층으로 사용된 SOG막 또는 IMO막에서 H2O등의 이물질이 빠져나와 제 1금속배선과 비아플러그 계면에 존재하게 되어 비아저항을 증대시킨다.
따라서, 본 발명은 상기한 바와같이 비아저항이 증대되는 요인을 제거하기 위하여 비아홀을 형성한 다음, 저온에서 스퍼터링 텅스텐을 비아홀에 노출된 면에 얇게 증착하고, 다시 비아홀 측벽에만 티타늄 나이트라이드막(TiN)을 형성한 후 선택적인 CVD텅스텐막을 증착하여 비아플러그를 제조하는 방법을 제공하는데 그 목적이 있다.
이하에서 본 발명을 첨부한 도면을 참조하여 상세히 설명하기로 한다.
제 2A도 내지 제 2C도는 비아홀을 형성한 다음 본 발명에 의해 비아플러그와 비아콘택을 제조하는 단계를 도시한 단면도이다.
제2A도는 하부층(1) 상부에 제 1금속배선(2)을 형성하고, 제 1절연층(3), 제 2절연층(4) 및 제 3절연층(5)을 공지의 기술로 적층한 후(제 1A도 참조), 콘택마스크를 이용하여 예정된 콘택부분의 제 3절연층(5), 제 2절연층(4), 제 1절연층(3)을 순차적으로 습식 및 건식식각으로 식각하여 제 1금속배선(2)이 노출되는비아홀(6)을 공지의 기술로 형성하고(제 1B도 참조) 비아홀(6)과 제3절연층(15) 상부에 저온의 PVD (Physical Vapor Deposition)방법으로 스퍼터링 텅스텐막(11)을 얇은 두께 예를 들어 1000Å 정도 증착하고 그 상부에 PVD 방법으로 티타늄 나이트라이드막(12)을 얇은 두께 예를 들어 700Å 정도 증착한 단면도이다.
제 2B도는 제 2A도 공정후, 비아홀(6)의 저부면에 증착된 티타늄 나이트라이드막(12)을 제거한 단면도로서, 티타늄 나이트라이드막(12)이 비아홀(6) 저부에 잘 증착되지 않는 점을 이용하여 RIE(Reactive Ion Etcher) 반응기에서 BC13와 C12 기체를 이용하여 약 400Å 두께의 티타늄 실리사이드막(12)을 전면 식각하여 비아홀(6) 저부의 스퍼터링 텅스텐막(11)이 노출된다.
제 2C도는 비아홀(6) 상부에 LPCVD(Low Pressure Chemical Vapor Deposition) 반응기에서 WVF6,SiH₄, H2(또는 Ar)를 사용하여 스퍼터링 텅스텐막(1l) 상부에 CVD텅스텐막을 증착하여 비아플러그(7)를 형성한 다음, 제 2금속층(8)을 예를들어 알루미늄 PVD방법으로 8000Å 정도 증착한후 패턴을 형성한 단면도이다.
상기한 본 발명에 의하면 비아플러그를 형성할때의 고온공정으로 인해 절연층에서 H2O와 같은 이물질이 발생되는 문제를 해결할 수 있다.
또한, 비아플러그를 형성할때 사용되는 반응기체 예를들어 WF6와 제 1금속배선이 반응하여 제 1금속계면과 비아플러그 계면에 AlF₃막이 형성되는 것을 방지하여 비아저항이 저하된다.
또한 비아홀에 스퍼터링 텅스텐막/티타늠 나이트라이드막/CVD텅스텐막의 3층 구조를 형성함으로써 비아콘택에서 EM, SM 특성을 향상시킬 수 있다.
Claims (4)
- 비아콘택 제조방법에 있어서, 제 1도전층 배선 상부에 절연층을 형성하고, 절연층의 소정부분을 식각하여 제 1도전층 배선이 노출된 비아홀을 형성하는 공정과, 비아홀과 절연층 상부에 저온에서 스퍼터링 텅스텐막을 얇은 두께 형성하고, 그 상부에 티타늄 나이트라이드막을 얇은 두께로 형성하는 공정과, 상기의 티타늄 나이트라이드막의 예정두께를 전면식각 공정으로 식각하여 비아홀 저부의 티타늄 나이트라이드막을 제거하여 스퍼터링 텅스텐막이 노출되게 하는 공정과, 비아홀에 CVD텅스텐막을 선택적으로 증착하여 비아플러그를 형성하고, 전체구조 상부에 제 2금속층을 증착하는 공정을 포함하는 비아콘택 제조방법.
- 제 1항에 있어서, 상기 스퍼터링 텅스텐막은 저온의 PVD방법으로 1000Å 정도의 두께로 증착하는 것을 특징으로 하는 비아콘택 제조방법.
- 제 1항에 있어서, 상기 티타늄 나이트라이드막은 PVD방법으로 700Å 정도의 두께로 증착하는 것을 특징으로 하는 비아콘택 제조방법.
- 제 1항에 있어서, 상기 티타늄 나이트라이드막의 400Å 정도의 두께를 전면식각하여 비아홀 저부의 스퍼터링 텅스텐막이 노출되게 하는 것을 특징으로 하는 비아콘택 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004808A KR960006706B1 (ko) | 1993-03-26 | 1993-03-26 | 비아콘택 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004808A KR960006706B1 (ko) | 1993-03-26 | 1993-03-26 | 비아콘택 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940022706A KR940022706A (ko) | 1994-10-21 |
| KR960006706B1 true KR960006706B1 (ko) | 1996-05-22 |
Family
ID=19352840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930004808A KR960006706B1 (ko) | 1993-03-26 | 1993-03-26 | 비아콘택 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960006706B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399904B1 (ko) * | 1996-06-21 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체소자의베리어금속층형성방법 |
| KR100445552B1 (ko) * | 2001-06-28 | 2004-08-21 | 동부전자 주식회사 | 반도체소자용 콘택 플러그 및 그 형성방법 |
| KR100526870B1 (ko) * | 2003-06-04 | 2005-11-09 | 삼성전자주식회사 | 반도체 소자에서의 국부 상호연결배선 형성방법 |
-
1993
- 1993-03-26 KR KR1019930004808A patent/KR960006706B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940022706A (ko) | 1994-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278657B1 (ko) | 반도체장치의금속배선구조및그제조방법 | |
| US5281850A (en) | Semiconductor device multilayer metal layer structure including conductive migration resistant layers | |
| KR960006706B1 (ko) | 비아콘택 제조방법 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| US5948705A (en) | Method of forming interconnection line | |
| US6787447B2 (en) | Semiconductor processing methods of forming integrated circuitry | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR100451493B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100640162B1 (ko) | 가스 분압차를 이용한 반도체 소자의 금속배선 형성방법 | |
| KR100340860B1 (ko) | 반도체 소자의 콘택 플러그 제조 방법 | |
| KR100402242B1 (ko) | 반도체 소자 제조방법 | |
| KR100321141B1 (ko) | 반도체장치의제조방법 | |
| KR100470923B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100252905B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| KR100252764B1 (ko) | 반도체장치의다층금속배선형성방법 | |
| KR100256825B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100558034B1 (ko) | 텅스텐 비트라인 형성시 플러그의 손상을 방지할 수 있는 반도체 소자 제조 방법 | |
| KR20030043201A (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR20020058430A (ko) | 반도체소자의 배선 형성방법 | |
| KR20020002602A (ko) | 반도체소자의 비트라인 형성 방법 | |
| KR100457408B1 (ko) | 반도체소자의텅스텐플러그형성방법 | |
| KR0126102B1 (ko) | 반도체 소자의 금속막간 절연 방법 | |
| KR100458476B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100369483B1 (ko) | 반도체소자의금속배선형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |