KR960006485B1 - 시큐리티회로 - Google Patents

시큐리티회로 Download PDF

Info

Publication number
KR960006485B1
KR960006485B1 KR1019930022480A KR930022480A KR960006485B1 KR 960006485 B1 KR960006485 B1 KR 960006485B1 KR 1019930022480 A KR1019930022480 A KR 1019930022480A KR 930022480 A KR930022480 A KR 930022480A KR 960006485 B1 KR960006485 B1 KR 960006485B1
Authority
KR
South Korea
Prior art keywords
circuit
data
signal
security
address
Prior art date
Application number
KR1019930022480A
Other languages
English (en)
Other versions
KR940009845A (ko
Inventor
슈지 하야시
Original Assignee
가부시키가이샤 도시바
사토 후미오
도시바 마이크로일렉트로닉스 가부시키가이샤
오카모토 세이시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 사토 후미오, 도시바 마이크로일렉트로닉스 가부시키가이샤, 오카모토 세이시 filed Critical 가부시키가이샤 도시바
Publication of KR940009845A publication Critical patent/KR940009845A/ko
Application granted granted Critical
Publication of KR960006485B1 publication Critical patent/KR960006485B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)

Abstract

내용 없음.

Description

시큐리티회로
제 1 도는 본 발명의 제 1 실시예를 나타낸 구성도,
제 2 도는 본 발명의 제 2 실시예를 나타낸 주요부의 구성도,
제 3 도(a) 및 제 3 도(b)는 각각 제 2 도에 도시된 스크램블회로의 일예를 나타낸 회로도,
제 4 도는 본 발명의 제 3 실시예를 나타낸 주요부의 구성도,
제 5 도는 제 4 도에 도시된 데이터 변경회로의 일예를 나타낸 구성도이다.
* 도면의 주요 부분에 대한 부호의 설명
1a : 메모리 2,12 : 불휘발성 메모리
4 : 래치회로 6 : 비교회로
20 : 변경비트 제어회로 301∼30n: 어드레스 변경회로
32 : 스크램블(scramble)회로 40l∼40n: 데이터 변경회로
[산업상의 이용분야]
본 발명은, 예컨대 1칩/마이크로컴퓨터에 내장되어 있는 ROM(Read Only Memory)등의 메모리에 기록된 데이터를 보호하는 시큐리티(security)회로에 관한 것이다.
[종래의 기술 및 그 문제점]
현재 마이크로컴퓨터에 내장되어 있는 메모리에 기억된 데이터를 보호하는 시큐리티회로가 개발되어 있다. 이 시큐리티회로에는, 예컨대 시큐리티회로가 동작하면 2번으로 데이터의 독출이 불가능한 형태나, 본원출원인이 출원한 특개평 4-76749호에 개시되어 있는 바와같이 시큐리티를 설정한 사용자만이 메모리에 기억되어 있는 프로그램 등의 데이터를 독출할 수가 있고, 그 외의 사용자에 대해서는 데이터의 독출을 불가능하게 하는 형태가 있다.
그러나 상기 종래의 시큐리티회로중 어떠한 형태도 시큐리티를 설정한 사용자이외의 사용자가 메모리를 액세스한 경우 메모리에 기억된 데이터를 독출할 수가 없기 때문에, 다른 사용자는 시큐리티가 설정되어 있다고 바로 알아 버리게 된다.
일반적으로, 시큐리티회로는 설정된 시큐리티 데이터의 비트수에 따른 회수 및 키데이터(key-data)의 내용을 변경하여 재차 시도(retry)하면, 시큐리티 데이터와 키데이터가 일치하게 되어 시큐리티가 깨지게된다. 따라서, 시큐리티가 설정되어 있다고 알려진 경우, 메모리에 기억된 데이터가 다른 사용자에 의해 독출되는 것은 시간문제로, 메모리에 기억된 데이터를 확실히 보호한다는 것은 곤란한 것이었다.
(발명의 목적)
이에 본 발명은 상술한 과제를 해결하기 위해 이루어진 것으로, 시큐리티를 설정한 것을 다른 사람이 바로 알 수 없으므로, 메모리에 기억된 데이터를 확실히 보호하는 것이 가능한 시큐리티회로를 제공하고자 함에 그 목적이 있다.
(발명의 구성)
상기와 같은 목적을 달성하기 위해 본 발명의 시큐리티회로는, 기밀을 유지해야 할 데이터를 기억하는 제 1 기억수단과, 시큐리티 데이터를 기억하는 제 2 기억수단, 상기 시큐리티 데이터에 의해 설정된 시큐리티를 해제하기 위한 키데이터를 래치하는 래치회로, 상기 제 2 기억수단에 기억되어 있는 시큐리티 데이터와 상기 래치회로에 의해 래치된 데이터를 비교하여, 이들이 일치하고 있는 경우에는 일치신호를 출력하고, 이들이일치하지 않는 경우에는 불일치신호를 출력하는 비교회로 및, 상기 제 1 기억수단에 기억되어 있는 데이터를 독출하기 위한 어드레스신호가 공급되고, 상기 비교회로로부터 불일치신호가 공급된 경우에는 상기 어드레스신호를 변화시키고, 일치신호가 공급된 경우에는 상기 어드레스신호를 그대로 출력하는 어드레스 제어회로를 구비한 것을 특징으로 한다.
(작용)
즉 본 발명의 시큐리티회로에 있어서, 제 2 기억수단은 시큐리티 데이터를 기억한다. 제 1 기억수단에 기억되어 있는 데이터를 독출하기 위한 키데이터가 입력되면, 이 키데이터는 래치회로에 의해 래치되게 된다. 이 래치회로에 래치된 키데이터와 제 2 기억수단에 기억된 시큐리티 데이터는 비교회로에 의해 비교되어 그 비교의 결과, 시큐리티 데이터와 키데이터가 일치하지 않는 경우, 어드레스 제어회로는 제 1기억수단에 기억되어 있는 데이터를 독출하기 위한 어드레스신호를 변화시키기 때문에, 제 1 기억수단으로부터 올바른 데이터를 독출하는 것이 불가능해지게 된다. 또한 비교의 결과, 시큐리티 데이터와 키데이터가 일치하고 있는 경우, 어드레스 제어회로는 제 1 기억수단에 기억되어 있는 데이터를 독출하기 위한 어드레스를 그대로 출력하기 때문에, 제 1 기억수단에 기억되어 있는 데이터를 올바르게 독출하게 된다.
이와 같이 올바른 키데이터를 입력하지 않는 한, 제 1 기억수단으로부터 올바른 데이터를 독출할 수가 없고, 게다가 시큐리티 데이터와 키데이터가 일치하지 않는 경우에 있어서도 제 1 기억수단으로부터 어떠한 것이든지 데이터가 출력되기 때문에, 다른 사용자에 의해 시큐리티가 설정되어 있는지의 여부가 바로 알려지지 않게 됨으로써, 제 1기억수단에 기억된 데이터를 확실히 보호할 수 있게 된다.
(실시예)
이하, 도면을 참조해서 본 발명의 실시예를 상세히 설명한다.
제 1 도는 본 발명의 제 1 실시예를 나타낸 것으로, 동 도면중 마이크로컴퓨터(1)에는 예컨대 EPROM 등으로 이루어진 메모리(1a)가 설치되어 있고, 이 마이크로컴퓨터(1)에는 어드레스버스(AB), 데이터버스(DB)가 접속되어 있다. 시큐리티 회로는 메모리(1a)에 기억되어 있는 데이터를 보호하는 것으로, 이 시큐리티회로는 메모리(2), 래치회로(4), 비교회로(6), 앤드회로(7), 플립플롭회로(8), 인버터회로(9), 낸드회로(10), 메모리(12), 변경비트 제어회로(20) 및 어드레스 변경회로(301∼30n)로 구성되어 있다.
어드레스 디코더(5)는 상기 어드레스버스(AB)에 접속되어 어드레스신호를 디코드하고, 상기 메모리(2) 및 래치회로(4)는 상기 데이터버스(DB)에 접속되어 있는데, 상기 메모리(2)는 예컨대 EPROM으로 이루어진 불휘발성 메모리로, 상기 어드레스 디코더(5)로부터 공급되는 신호(S1)에 따라 기록모드로 설정되고, 신호(S2)에 따라 독출모드로 설정된다. 여기서, 상기 기록모드에 있어서는 데이터버스(DB)를 매개로 공급되는 시큐리티를 설정하기 위한 시큐리티 데이터를 기억한다. 상기 래치회로(4)는 상기 어드레스 디코더(5)로부터 공급되는 신호(S2)에 따라 데이터버스(DB)를 매개로 공급되는 시큐리티를 해제하기 위한 키데이터를 래치하고, 리세트신호 입력단(R)에 공급되는 리세트신호에 따라 리세트된다. 상기 시큐리티 데이터 및 키데이터는 상기 마이크로컴퓨터(1)에 접속된 키보드(31)로부터 입력되어 마이크로컴퓨터(1)를 매개로 데이터버스(DB)에 공급된다. 상기 키데이터의 비트수는 시큐리티 데이터와 동일하게 되어 있다.
비교회로(6)는 상기 메모리(2) 및 래치회로(4)에 접속되어 있는데, 상기 비교회로(6)는 상기 메모리(2)에 기억되어 있는 시큐리티 데이터와 래치회로(4)에 래치되어 있는 키데이터를 비교한다. 이 비교회로(6)의 출력신호(S4)는 앤드회로(7)의 한쪽 입력단에 공급되고, 이 앤드회로(7)의 다른쪽 입력단에는 신호(S5)가 공급되고 있다. 이 신호(S5)는 후술한 메모리(12)의 기록시에 "1" 레벨로 설정되고, 그외에는 "0" 레벨로 설정된다. 상기 앤드회로(7)의 출력단은 인버터회로(9)를 매개로 낸드회로(10)의 한쪽 입력단에 접속되어 있다.
상기 플립플롭회로(F/F : 8)의 세트신호 입력단(S)에는 상기 어드레스 디코더(5)로부터 출력되는 신호(S2)가 공급된다. 이 플립플롭회로(8)는 신호(S2)에 따라 세트되고, 리세트신호 입력단(R)에 공급되는 리세트신호에 따라 리세트된다. 이 플립플롭회로(8)의 출력단은 상기 낸드회로(10)의 다른쪽 입력단에 접속되어있다. 이 낸드회로(10)의 출력단은 메모리(12)의 입력단에 접속되어 있고, 이 메모리(12)는 예컨대 1비트의EPROM으로 이루어진 불휘발성 메모리로 낸드회로(10)의 출력신호(S9), 즉 상기 비교회로(6)로부터 출력되는 비교결과를 기억한다.
상기 변경비트 제어회로(20)는 앤드회로(20a), 오아회로(20b)로 구성되어 있는데, 앤드회로(20a)의 한쪽입력단에는 메모리(12)의 출력단이 접속되고, 다른쪽 입력단은 상기 앤드회로(7)의 출력단에 접속되어 있다. 상기 앤드회로(20a)의 출력단은 오아회로(20b)의 한쪽 입력단에 접속되고, 다른쪽 입력단은 상기 메모리(2)의 출력단에 접속되어 있다. 상기 메모리(2)의 출력단으로부터는 메모리의 기억상태를 나타내는 신호(S3)가 출력되는데, 이 신호(S3)는 메모리(2)에 시큐리티 데이터가 기억되어 있는 경우, ''0''으로 된다.
상기 어드레스 변경회로(301∼30n)는, 예컨대 상기 메모리(2)에 기억되는 시큐리티 데이터의 비트수와 동수가 설치되어 있는데, 이들 어드레스 변경회로(301∼30n)는 모두 동일한 구성이므로, 어드레스 변경회로(301)에 대해서만 그 구성을 설명한다.
어드레스 변경회로(301)는 오아회로(30a),인버터회로(30b,30c,30d,30e)로 구성되어 있는데, 상기 오아회로(30a)의 한쪽 입력단은 상기 변경비트 제어회로(20)를 구성하는 오아회로(20b)의 출력단에 접속되고, 오아회로(30a)의 다른쪽 입력단에는 상기 메모리(2)로부터 출력되는 시큐리티 데이터중 1비트의 데이터가 공급된다. 즉 어드레스 변경회로(301∼30n)를 구성하는 각 오아회로(30a)의 다른쪽 입력단에는 메모리(2)로부터 독출된 시큐리티 데이터의 각 비트데이터가 각각 공급된다.
상기 인버터회로(30b,30c) 는 직렬접속되고, 인버터회로(30d) 는 인버터회로(30b,30c) 에 병렬접속되어 있다. 인버터회로(30c,30d)는 소위 동기(clocked) 인버터회로로, 인버터회로(30c)의 동기신호입력단은 오아회로(30a)의 출력단에 접속되고, 인버터회로(30d)의 동기신호 입력단은 인버터회로(30e)를 매개로 오아회로(30a)의 출력단에 접속되어 있다. 따라서, 인버터회로(30c)는 오아회로(30a)로부터 ''1" 레벨의 신호가 출력된경우 동작되고, 상기 인버터회로(30d)는 오아회로(30a)로부터 ''0'' 레벨의 신호가 출력된 경우, 인버터회로(30e)에 의해 반전된 ''1" 레벨의 신호에 의해 동작된다. 상기 인버터회로(30b,30d)의 입력단에는 상기 마이크로컴퓨터(1)의 메모리(1a)를 액세스하는 어드레스신호중 1비트의 데이터가 공급되고 있다. 어드레스 변경회로(301)는, 오아회로(30a)의 출력신호에 의해 인버터회로(30c)가 선택된 경우에는 입력된 어드레스신호를 그대로 출력하고, 인버터회로(30d)가 선택된 경우에는 입력된 어드레스신호를 반전시켜 출력한다.
상기 구성에 있어서, 동작에 대하여 설명한다.
먼저, 시큐리티를 설정하지 않은 경우 즉 메모리(2)에 시큐리티 데이터가 기억되어 있지 않은 경우에 대하여 설명한다.
이 경우, 메모리(2)로부터 변경비트 제어회로(20)의 오아회로(20b)의 한쪽 입력단에 공급되는 신호(S3)는"1" 레벨로 되어 있다. 이 때문에, 오아회로(2Ob)로부터 출력되는 신호(S13)는 다른쪽 입력단의 신호레벨에 관계없이 "1" 레벨이다. 이 신호(S13)는 어드레스 변경회로(301∼30n)를 구성하는 각 오아회로(30a)의 한쪽입력단에 각각 공급된다. 신호(S13)가 ''1" 레벨인 경우, 오아회로(30a)의 출력은 ''1" 레벨로 되어 인버터회로(30c)가 동작상태, 인버터회로(30d)가 비동작상태로 된다. 이 때문에, 각 어드레스 변경회로(301∼30n)에 공급되는 어드레스신호(A,B∼n)와 각 어드레스 변경회로(301∼30n)로부터 출력되는 어드레스신호(A',B'∼n')의 관계는 A=A', B=B'∼n=n'으로 되어 어드레스 변경회로(301∼30n)를 매개해도 어드레스 신호는 모두 그대로이다. 따라서, 마이크로컴퓨터(1)의 메모리(1a)에 기억된 데이터를 정상적으로 독출할 수 있게 된다.
다음에, 시큐리티를 설정하는 경우에 대하여 설명한다.
상기 마이크로컴퓨터(1)로부터 어드레스버스(AB)로 메모리(2)의 어드레스가 공급되면, 어드레스 디코더(5)로부터 출력되는 신호(S1)가 ''0" 레벨로 되어 메모리(2)는 데이터의 기록모드로 된다. 이 상태에 있어서, 마이크로컴퓨터(1)로부터 데이터버스(DB)로 공급된 시큐리티 데이터가 메모리(2)에 기억된다. 그러면 메모리(2)로부터 출력되는 신호(S3)가 ''0" 레벨로 된다.
이와 같이 시큐리티 데이터가 메모리(2)에 기억된 상태에 있어서, 마이크로컴퓨터(1)에 내장되어 있는 메모리(1a)에 격납되어 있는 데이터를 독출할 경우는 예컨대 키보드(31)로부터 키데이터를 입력한다, 키데이터가 입력되면, 마이크로컴퓨터(1)로부터 키데이터가 데이터버스에 공급되고, 어드레스버스(AB)에 래치회로의 어드레스가 공급된다. 어드레스 디코더(5)로부터는 이 어드레스에 따라 신호(S2)가 출력되는데, 이 신호(S2)는 메모리(2), 래치회로(4) 및 플립플롭회로(8)에 각각 공급된다. 그러면, 메모리(2)가 독출모드로 설정되고, 플립플롭회로(8)가 세트상태로 됨과 더불어 키데이터가 래치회로(4)에 래치된다.
비교회로(6)는 메모리(2)에 기억되어 있는 시큐리티 데이터와 래치회로(4)에 래치된 키데이터를 비교한다. 그 결과, 이들이 일치한 경우는 비교회로(6)로부터 "1" 레벨의 신호(S4)가 출력되고, 일치하지 않는 경우는 "0" 레벨의 신호(S4)가 출력되고, 이 신호(S4)가 앤드회로(7)에 공급된다. 또한, 외부로부터 앤드회로(7)에 공급되는 신호(S5)는 메모리(12)에 기록전압(Vpp)이 인가되고 있기 때문에 ''1" 레벨로 된다.
신호(S5)가 ''1" 레벨이고, 또 시큐리티 데이터와 키데이터가 일치하고 있는 경우, 즉 신호(S4)가 ''1" 레벨인 경우를 생각해 보자. 그러면, 앤드회로(7)의 출력신호는 "1" 레벨로 되어 인버터회로(9)의 출력신호(S7)가 "0" 레벨로 된다. 플립플롭회로(8)는 세트상태이기 때문에, 그 출력신호(S8)는 "1" 레벨이다. 따라서, 낸드회로(10)의 출력신호(S9)는 ''1" 레벨로 되어 메모리(12)에 기록이 이루어지지 않는다.
메모리(12)가 비기록상태인 경우 메모리(12)를 구성하는 EPROM의 임계치는 낮기 때문에, EPROM은 도통되게 된다. 이 때문에, 메모리(12)로부터 변경비트 제어회로(20)의 앤드회로(20a)에 공급되는 신호(S10)는 "1" 레벨로 된다. 앤드회로(7)로부터 앤드회로(20a)로 공급되는 신호(S6)도 ''1" 레벨이기 때문에, 앤드회로(20a)로부터 오아회로(20b)로 공급되는 신호(S11)가 ''1" 레벨이고, 오아회로(20b)의 출력신호(S13)도''1"레벨로 된다. 따라서, 상기 시큐리티를 설치하지 않은 경우와 마찬가지로 어드레스 변경회로(301∼30n)로부터 출력되는 어드레스신호는 모두 그대로이므로, 마이크로컴퓨터(1)의 메모리(1a)에 기억된 데이터를 정상적으로 독출할 수 있게 된다.
한편, 상기 비교회로(6)에 의한 비교의 결과, 시큐리티 데이터와 키데이터가 일치하지 않는 경우, 비교회로(6)로부터는 ''0" 레벨의 신호(S4)의 신호가 출력된다. 이 때문에, 앤드회로(7)의 출력신호(S6)는 "0" 레벨, 인버터회로(9)의 출력신호(S7)는 ''1" 레벨로 된다. 또한, 신호(S8)가 "1" 레벨이기 때문에, 낸드회로(10)의 출력신호(S9)는 ''0"으로 되어 메모리(12)가 기록상태로 된다.
메모리(12)가 기록상태로 되면, 메모리(12)를 구성하는 EPROM의 임계치가 상승하여 EPROM은 비도통 상태로 된다. 이 때문에, 메모리(12)로부터 앤드회로(20a)로 공급되는 신호(S10)는 "0" 레벨로 되어 앤드회로(20a)의 출력신호(S11)가 ''0'' 레벨로 된다. 또한, 메모리(12)에 시큐리티 데이터가 기억되어 있기 때문에, 신호(S3)도 ''0" 레벨로 되므로 오아회로(20b)의 출력신호(S13)가 "0" 레벨로 된다.
따라서, 신호(S13)는 항시 ''0" 레벨로 되어 어드레스 변경회로(301∼30n)를 구성하는 오아회로(30a)의 출력신호는 메모리(12)로부터 공급되는 시큐리티 데이터에 따라서 변화하게 된다. 예컨대, 시큐리티 데이터의 비트데이터(A)가 ''0" 레벨인 경우, 오아회로(30a)의 출력신호는 "0" 레벨로 인버터회로(30c)가 비동작상태, 인버터회로(30d) 가 동작상태로 된다. 따라서, 어드레스 변경회로(301) 로부터는 어드레스신호(A) 가 반전된 어드레스신호(A')가 출력된다. 또한, 시큐리티 데이터의 비트 데이터(A)가 값이 "1" 레벨인 경우는 어드레스신호(A')와 어드레스신호(A)가 같아지게 된다. 어드레스신호(B'∼n')도 동일하므로, 시큐리티 데이터의 비트 데이터(B∼n)의 값에 따라 어드레스신호(B'∼n')가 반전되거나 같은 값으로 되게 된다.
이와 같이, 시큐리티 데이터를 설정함으로써, 시큐리티 데이터중 적어도 하나의 비트가 "0" 레벨이면, 그 비트에 상당하는 어드레스신호가 반전되어 정상적인 독출이 불가능하게 된다.
상기 실시예에 의하면, 시큐리티를 설정한 경우 시큐리티를 설정한 사용자는 올바른 키데이터를 입력함으로써 마이크로컴퓨터의 메모리에 기억된 데이터를 정상적으로 독출할 수 있게 되지단, 다른 사용자는 잘못된 키데이터를 입력한 경우 그 이후는 마이크로컴퓨터의 메모리에 기억된 데이터를 정상적으로 독출하는 것이 불가능하게 되기 때문에, 기밀유지가 가능하게 된다.
게다가, 이 시큐리티회로는 다른 사용자가 잘못된 키데이터를 입력하거나, 극단적인 경우 키데이터를 입력하지 않은 경우에 있어서도 마이크로컴퓨터의 메모리로부터 어떠한 것이든지 데이터가 독출되기 때문에, 시큐리티가 설정되어 있는지 없는지의 여부를 판단하기가 어렵게 된다. 이 때문에, 다른 사용자에 정상적인 데이터가 독출될 가능성이 한층 적어지므로, 기밀을 유지하면서 데이터의 유지관리가 가능하게 된다.
제 2 도는 본 발명의 제 2 실시예에 따른 주요부를 나타낸 것으로, 제 1 도와 동일한 부분에는 동일한 참조부호를 병기한다. 이 실시예는 어드레스 변경회로(301∼30n)에 스크랭블회로를 설치한 것으로, 즉 각 어드레스 변경회로(301∼30n)의 인버터회로(30d)의 전단에는 스크램블회로(32)가 설치되어 있다.
상기 구성에 있어서, 키데이터와 시큐리티 데이터가 일치하지 않는 경우, 각 어드레스 변경회로(301∼30n)에 입력된 어드레스신호는 스크램블회로(32)에 의해 스크램블되어 출력된다. 따라서 이 실시예에 의하면, 각 어드레스 변경회로(301∼30n)로부터 출력되는 어드레스신호가 제 1 실시예보다 한층 불규칙적으로 되기때문에, 다른 사용자에게 정상적인 데이터가 독출될 가능성이 적어지게 된다.
제 3 도는 상기 스크램블회로(32)의 일예를 나타낸 것이다. 제 3 도(a)는 인버터회로(32a,32b)를 직렬접속한 것이고, 제 3 도(b)는 오아회로(32c)와 인버터회로(32d)를 직렬접속한 것으로, 오아회로(32c)의 한쪽 입력단에는 어드레스신호중 1비트가 공급되고, 다른쪽 입력단에는 시큐리티 데이터중 1비트가 공급된다.
스크램블회로(32)의 구성은 이들에 한정되지 않고, 여러가지로 변형가능하다. 또한, 각 어드레스 변경회로(301∼30n)에 설치되는 스크램블회로(32)의 구성은 동일할 필요는 없고, 어드레스 변경회로(301∼30n)마다 인버터회로의 수를 변경하거나 오아회로를 앤드회로 등 다른 논리회로로 교체하여 이용해도 좋다.
제 4 도는 본 발명의 제 3 실시예의 주요부를 나타낸 것으로, 제1 및 제 2 실시예와 동일한 부분에는 동일한 참조부호를 병기한다.
제1 및 제 2 실시예는 시큐리티 데이터에 따라 메모리(1a)의 어드레스신호를 변경하였는데, 제 3 실시예는 시큐리티가 설정된 경우 어드레스신호의 변경에 추가하여 메모리(1a)로부터 독출된 데이터도 변경한다. 즉메모리(1a)에는 데이터 변경회로(401∼40n)가 접속되어 있는데, 이들 데이터 변경회로(401∼40n)의 수는 예컨대 메모리(1a)로부터 독출되는 데이터의 비트수에 대응하고 있다. 이들 데이터 변경회로(401∼40n)에는메모리(1a)로부터 독출된 데이터 및 상기 시큐리티 데이터가 각각 공급되고, 메모리(1a)로부터 독출된 데이터가 시큐리티 데이터에 따라서 변경된다.
제 5 도는 데이터 변경회로(401∼40n)의 일예를 나타낸 것으로, 이 데이터 변경회로(401∼40n)는 제 2 도에 어드레스 변경회로(301∼30n)와 거의 동일하기 때문에, 제 2 도와 동일한 부분에는 동일한 참조부호를 병기한다.
데이터 변경회로(401∼40n)는 인버터회로(30b)와 스크램블회로(32)의 입력신호단이 어드레스 변경회로(301∼30n)와 다른데, 즉 데이터 변경회로(401∼40n)에 있어서 인버터회로(30b)와 스크램블회로(32)에는 메모리(1a)로부터 독출된 데이터중 1비트가 각각 공급된다. 데이터 변경회로(401∼40n)는, 시큐리티가 설정된 경우이면서 입력된 키데이터와 시큐리티 데이터가 일치하지 않는 경우, 메모리(1a)로부터 독출된 데이터를 시큐리티 데이터에 따라 변경시킨다.
제 3 실시예에 의하면, 시큐리티 데이터에 따라 어드레스신호 및 메모리(1a)로부터 독출된 데이터의 양쪽을 변경하고 있으므로써 제1 및 제 2 실시예보다 한층 정확한 데이터를 독출하는 것이 곤란해짐과 더불어, 제 3 자에 의한 시큐리티 데이터의 해석이 한층 곤란해지므로 데이터의 기밀을 화실히 유지할 수 있게 된다. 또, 제 3 실시예도 제 2실시예와 마찬가지로 스크램블회로(32)를 여러가지로 변형하는 것이 가능하다.
또한, 상기 제1 내지 제 3 실시예에 있어서는 마이크로컴퓨터에 내장되어 있는 메모리의 시큐리티에 대하여 설명하였지만, 이에 한정되지 않고 일반적인 메모리의 시큐리티에 적용하는 것도 가능하다.
그외, 본 발명의 요지를 변경하지 않는 범위내에서 여러가지로 변형해서 실시가능함은 물론이다.
한편, 본원 청구범위의 각 구성요건에 병기된 도면의 참조부호는, 본원 발명의 이해를 용이하게 하기 위한것으로, 본원발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.
(발명의 효과)
이상 설명한 바와 같이 본 발명에 의하면, 시큐리티를 설정한 것을 다른 사용자는 바로 알 수 없으므로, 메모리에 기억된 데이터를 확실히 보호하는 것이 가능한 시큐리티회로를 제공할 수 있게 된다.

Claims (6)

  1. 기밀을 유지해야 할 데이터를 기억하는 제 1기억수단(1a)과, 시큐리티 데이터를 기억하는 제 2기억수단(2), 상기 시큐리티 데이터에 의해 설정된 시큐리티를 해제하기 위한 키데이터를 래치하는 래치회로(4),상기 제 2 기억수단(2)에 기억되어 있는 시큐리티 데이터와 상기 래치회로(4)에 의해 래치된 키데이터를 비교하여 이들이 일치하고 있는 경우에는 일치신호를 출력하고, 이들이 일치하지 않는 경우에는 불일치신호를 출력하는 비교회로(6) 및, 상기 제 1 기억수단(1a)에 기억되어 있는 데이터를 독출하기 위한 어드레스신호 및 상기 비교회로(6)의 출력신호가 공급되어 이 비교회로(6)로부터 불일치신호가 공급된 경우에는 상기 어드레스신호를 변화시키고, 일치신호가 공급된 경우에는 상기 어드레스신호를 그대로 출력하는 어드레스 제어회론(301∼30n)를 구비한 것을 특징으로 하는 시큐리티회로.
  2. 제 1 항에 있어서, 상기 어드레스 제어회로는 어드레스신호, 상기 시큐리티 데이터 및 상기 비교회로(6)의 출력신호가 각각 공급되는 복수개의 어드레스 변경회로(301∼30n)를 갖추며, 이들 어드레스 변경회로(301∼30n)는 상기 비교회로(6)로부터 불일치신호가 공급된 경우에 상기 시큐리티 데이터에 따라 어드레스신호를 변화시키도록 되어 있는 것을 특징으로 하는 시큐리티회로.
  3. 제 2 항에 있어서, 상기 각 어드레스 변경회로(301∼30n)는 상기 어드레스신호를 임의로 변화시키는 스크램블회로(32)를 포함하고 있는 것을 특징으로 하는 시큐리티회로.
  4. 제 3 항에 있어서, 상기 스크램블회로(32)는 어드레스신호를 변화시키는 복수개의 인버터회로(32a,32b)를 포함하고 있는 것을 특징으로 하는 시큐리티회로.
  5. 제 3 항에 있어서, 상기 스크램블회로(32)는 한쪽 입력단에 상기 어드레스신호가 공급되고, 다른쪽 입력단에 상기 시큐리티 데이터가 공급되는 논리회로(32c)를 포함하고 있는 것을 특징으로 하는 시큐리티회로.
  6. 제 1 항에 있어서, 상기 제 1 기억수단(1a)의 출력단에는, 이 제 1 기억수단(1a)으로부터 독출된 데이터 및 상기 시큐리티 데이터가 공급되고, 상기 비교회로(6)로부터 불일치신호가 공급된 경우에 상기 시큐리티데이터에 따라 상기 독출된 데이터를 변경시키는 데이터 번경회로(401∼40n)가 설치된 것을 특징으로 하는 시큐리티회로.
KR1019930022480A 1992-10-27 1993-10-27 시큐리티회로 KR960006485B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP28856292 1992-10-27
JP92-288562 1992-10-27
JP5251502A JPH06208516A (ja) 1992-10-27 1993-10-07 セキュリティ回路
JP93-251502 1993-10-07

Publications (2)

Publication Number Publication Date
KR940009845A KR940009845A (ko) 1994-05-24
KR960006485B1 true KR960006485B1 (ko) 1996-05-16

Family

ID=26540228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022480A KR960006485B1 (ko) 1992-10-27 1993-10-27 시큐리티회로

Country Status (5)

Country Link
US (1) US5357467A (ko)
EP (1) EP0595288A1 (ko)
JP (1) JPH06208516A (ko)
KR (1) KR960006485B1 (ko)
CN (1) CN1034448C (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781627A (en) * 1994-08-03 1998-07-14 Fujitsu Limited Semiconductor integrated circuit device with copy-preventive function
JPH09293388A (ja) * 1996-04-24 1997-11-11 Toshiba Corp 半導体記憶装置
DE19623145B4 (de) * 1996-06-10 2004-05-13 Robert Bosch Gmbh Verfahren zum Betreiben eines Steuergerätes mit einer über eine Programmiervorrichtung programmierbaren Speichereinrichtung
DE19708616C2 (de) * 1997-03-03 1999-09-02 Siemens Ag Elektronische Datenverarbeitungseinrichtung und -system
AUPQ809600A0 (en) * 2000-06-09 2000-07-06 Mcom Solutions Inc Controller and memory for storing and processing security software and data
KR100837270B1 (ko) 2006-06-07 2008-06-11 삼성전자주식회사 스마트 카드 및 그것의 데이터 보안 방법
JP5507513B2 (ja) * 2011-09-12 2014-05-28 日立オートモティブシステムズ株式会社 車両制御装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5744299A (en) * 1980-08-26 1982-03-12 Mitsubishi Electric Corp Memory device
JPS5848298A (ja) * 1981-09-14 1983-03-22 Nec Corp 情報処理装置
JPS60177498A (ja) * 1984-02-23 1985-09-11 Fujitsu Ltd 半導体記憶装置
US4757533A (en) * 1985-09-11 1988-07-12 Computer Security Corporation Security system for microcomputers
JPS6344242A (ja) * 1986-08-11 1988-02-25 Fujitsu Ltd マイクロプロセツサ
US5081675A (en) * 1989-11-13 1992-01-14 Kitti Kittirutsunetorn System for protection of software in memory against unauthorized use
JPH03276345A (ja) * 1990-03-27 1991-12-06 Toshiba Corp マイクロコントローラ
JPH0476749A (ja) * 1990-07-19 1992-03-11 Toshiba Corp セキュリティ回路

Also Published As

Publication number Publication date
CN1086919A (zh) 1994-05-18
EP0595288A1 (en) 1994-05-04
CN1034448C (zh) 1997-04-02
KR940009845A (ko) 1994-05-24
JPH06208516A (ja) 1994-07-26
US5357467A (en) 1994-10-18

Similar Documents

Publication Publication Date Title
KR940005784B1 (ko) 보안회로
KR101110994B1 (ko) 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치
US4748594A (en) Integrated circuit device having a memory and majority logic
JP3025502B2 (ja) 半導体メモリ装置
US4932053A (en) Safety device against the unauthorized detection of protected data
JPH0378054A (ja) ライト・ワンス・リード・ワンス型トークン並びにこれを用いたセキユリテイ・システム及びデバイス
US4851653A (en) Integrated circuit for memorizing and processing information confidentially, including an anti-fraud device
JP2004503891A (ja) 誤り訂正回路を備えた安全なｅｅｐｒｏｍメモリ
KR960006485B1 (ko) 시큐리티회로
KR960004734B1 (ko) 정보 보호방법 및 정보기억미디어
JP4064703B2 (ja) 半導体記憶装置
US5355336A (en) Memory device and a method for prohibiting writing to the memory device
US5134384A (en) Data coincidence detecting circuit
US5025420A (en) Portable semiconductor memory device
JPH10208491A (ja) 半導体装置およびその応用システム装置
US20080155151A1 (en) Programmable Locking Mechanism For Secure Applications In An Integrated Circuit
GB2129586A (en) Improvements in or relating to memory systems
JP2001229664A (ja) メモリスマートカード用の入力回路
KR920003271B1 (ko) 마이컴의 제어에 의한 메모리 라이트 방지회로
KR960007834B1 (ko) 복제방지용 롬 회로
JPS6329859A (ja) 記憶保護装置
JPS62233867A (ja) リ−ドオンリメモリ
KR100258901B1 (ko) 컬럼 리던던시 제어회로
EP0409284A2 (en) Data processor
KR100268953B1 (ko) 메모리 소자의 프로그램 상태를 확인하는 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110330

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee