KR960006271A - 주/종속 플립-플롭 - Google Patents

주/종속 플립-플롭 Download PDF

Info

Publication number
KR960006271A
KR960006271A KR1019940018513A KR19940018513A KR960006271A KR 960006271 A KR960006271 A KR 960006271A KR 1019940018513 A KR1019940018513 A KR 1019940018513A KR 19940018513 A KR19940018513 A KR 19940018513A KR 960006271 A KR960006271 A KR 960006271A
Authority
KR
South Korea
Prior art keywords
clock pulse
low
unit
transitions
slave
Prior art date
Application number
KR1019940018513A
Other languages
English (en)
Other versions
KR0131164B1 (ko
Inventor
김용범
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940018513A priority Critical patent/KR0131164B1/ko
Publication of KR960006271A publication Critical patent/KR960006271A/ko
Application granted granted Critical
Publication of KR0131164B1 publication Critical patent/KR0131164B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type
    • H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors

Landscapes

  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 클럭펄스(CLK+)가 로우에서 하이로 전이할때 입력신호(IN-)를 래치하며, 상기 클럭펄스(CLK+)가 하이에서 로우로 전이할때 3-상태 버퍼를 유지하는 마스터래치부, 반전클럭펄스(CLK-)가 로우에서 하이로 전이할때 상기 마스터래치부의 출력신호(노드Y및/Y의 신호)을 래치하며, 상기 클럭펄스(CLK+)가 하이에서 로우로 전이할때 3-상태 버퍼를 유지하는 슬레이브 래치부, 상기 반전 클럭펄스(CLK-)가 로우에서 하이로 전이할때 상기 슬레이브 래치부의 출력신호(노드Z및/Z의 신호)를 출력하되 슬레이브래치부의 일부와 포지티브 피드백을 이루어 동작되는 출력버퍼부, 상기 마스터래치부, 슬레이브 래치부, 출력버퍼부의 전압변동범위를 결정하는 기준전압공급부를 포함하며 이루어지는 것을 특징으로 하는 주/종속 플립-플롭에 관한 것으로, 주/종속 플립-플롭을 사용하는 소자의 고속동작을 이루고는 효과가 있다.

Description

주/종속 플립-플롭
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예에 따른 주/종속 플립-플롭 회로도.

Claims (2)

  1. 클럭펄스가 로우에서 하이로 전이할때 입력신호 및 그 반전신호를 래치하며, 상기 클럭펄스가 하이에서 로우로 전이할 때 3-상태 버퍼를 유지하는 마스터 래치부, 반전 클럭펄스가 로우에서 하이로 전이할 때 상기 마스터 래치부의 출력신호를 래치하며, 상기 클럭펄스가 하이에서 로우로 전이할때 3-상태 버퍼를 유지하는 슬레이브 래치부, 상기 반전 클럭펄스가 로우에서 하이로 전이할 때 상기 슬레이브 래치부의 출력신호를 출력하되 슬레이브 래치부의 일부와 포지티브 피드백을 이루어 동작하는 출력버퍼부, 상기 마스터 래치부, 슬레이브 래치부, 출력버퍼부의 전압변동범위를 결정하는 기준전압공급부를 포함하여 이루어지는 것을 특징으로 하는 주/종속 플립-플롭(master/slave flip-flop)
  2. 제1항에 있어서, 상기 클럭펄스가 하이에서 로우로 전이할때 마스터 래치부가 3-상태 버퍼 상태가 되더라도 데이타를 어느정도 유지할 수 있도록 슬레이브 래치부와의 연결부위 또는 마스터 래치부로 클럭펄스가 입력되는 노드에 캐패시터가 형성되어 있는 것을 특징으로 하는 주/종속 플립-플롭.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940018513A 1994-07-28 1994-07-28 주/종속 플립-플롭 KR0131164B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940018513A KR0131164B1 (ko) 1994-07-28 1994-07-28 주/종속 플립-플롭

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940018513A KR0131164B1 (ko) 1994-07-28 1994-07-28 주/종속 플립-플롭

Publications (2)

Publication Number Publication Date
KR960006271A true KR960006271A (ko) 1996-02-23
KR0131164B1 KR0131164B1 (ko) 1998-10-01

Family

ID=19389205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940018513A KR0131164B1 (ko) 1994-07-28 1994-07-28 주/종속 플립-플롭

Country Status (1)

Country Link
KR (1) KR0131164B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476868B1 (ko) * 1997-09-04 2005-07-12 삼성전자주식회사 고속동작이가능한d플립플롭

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476868B1 (ko) * 1997-09-04 2005-07-12 삼성전자주식회사 고속동작이가능한d플립플롭

Also Published As

Publication number Publication date
KR0131164B1 (ko) 1998-10-01

Similar Documents

Publication Publication Date Title
JP4168326B2 (ja) 差動カスコードスイッチを使用するパルスｄフリップフロップ
KR940005506B1 (ko) 플립플롭회로
US4777388A (en) Fast latching flip-flop
US20080218234A1 (en) low power flip-flop circuit
KR100394841B1 (ko) 데이터 래치 회로와 그 구동 방법
KR100487654B1 (ko) 저전력 플립플롭 회로
KR890009068A (ko) 레벨변환회로
KR920003644A (ko) 마스터슬레이브형 플립플롭회로
KR970031341A (ko) 클록신호에 의하여 제어되는 레벨변환회로(level conversion circuit controlled by colck signal)
KR20100047157A (ko) Ｐｄｍ 출력형 온도 센서
KR900005694A (ko) 트리거 신호에 따른 소정 펄스폭의 펄스 발생회로
KR20040017948A (ko) 클럭신호 라인에 대한 부하를 줄일 수 있는 플립플롭
US6242958B1 (en) Master slave flip flop as a dynamic latch
JPH0815252B2 (ja) フリップフロップ回路
KR960006271A (ko) 주/종속 플립-플롭
JPH03272216A (ja) フリップフロップ回路
KR960006272A (ko) 주/종속 플립-플롭
JPH01114112A (ja) 消費電力低減回路
KR100249019B1 (ko) 주파수 분주회로
KR930020842A (ko) 트리거 신호 발생 회로
KR100457336B1 (ko) 더블 에지 트리거 플립 플롭 회로
KR900008101B1 (ko) 트라이 스테이트 인버터를 이용한 플립플롭
KR970055398A (ko) 래치와 플립-플롭 겸용 회로
KR910013743A (ko) Afc 회로
KR970019023A (ko) 검출 에러없이 입력신호의 에지를 검출하기 위한 에지 검출 회로(edge detection circuit for detecting edge of input signal without erroneous detection)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee