KR960005932A - 반도체장치의 소자격리구조 및 소자격리방법 - Google Patents

반도체장치의 소자격리구조 및 소자격리방법 Download PDF

Info

Publication number
KR960005932A
KR960005932A KR1019940015914A KR19940015914A KR960005932A KR 960005932 A KR960005932 A KR 960005932A KR 1019940015914 A KR1019940015914 A KR 1019940015914A KR 19940015914 A KR19940015914 A KR 19940015914A KR 960005932 A KR960005932 A KR 960005932A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
forming
mask layer
device isolation
oxide film
Prior art date
Application number
KR1019940015914A
Other languages
English (en)
Other versions
KR0144244B1 (ko
Inventor
전영권
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940015914A priority Critical patent/KR0144244B1/ko
Publication of KR960005932A publication Critical patent/KR960005932A/ko
Application granted granted Critical
Publication of KR0144244B1 publication Critical patent/KR0144244B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도장치의 소자격리구조 및 소자격리방법에 관한 것으로, 지오메트리컬 코너효과를 최대로 활용하면서 트렌치를 사용할때 야기되는 기판손상을 방지할 수 있도록 한 것이다.
본 발명은 소자영역과 분자분리영역으로 이루어진 반도체장치에 있어서, 상기 소자분리영역의 반도체기판상에 형성된 필드산화막과, 상기 필드산화막 하부영역의 반도체기판내에 반도체기판의 깊이방향으로 연장되어 형성된 채널스톱영역으로 구성된 것을 특징으로 하는 반도체장치의 소자격리구조를 제공하며, 이를 제조하기 위한 방법으로서 반도체기판의 소자격리영역에 적어도 2회 이상의 이온주입공정을 행하여 반도체기판내에 복수개의 채널스톱영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체장치의 소자격리방법을 제공한다.

Description

반도체장치의 소자격리구조 및 소자격리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예에 의한 반도체장치의 소자격리방법을 도시한 공정순서도이다.
제4도는 본 발명의 제2실시예에 의한 반도체장치의 소자격리방법을 도시한 공정순서도이다.
제5도는 본 발명의 제3실시예에 의한 반도체장치의 소자격리방법을 도시한 공정순서도이다.

Claims (21)

  1. 소자영역과 소자분리영역으로 이루어진 반도체장치에 있어서, 상기 소자분리영역이 반도체기판상에 형성된 필드산화막과, 상기 필드산화막 하부영역의 반도체기판내에 반도체기판의 깊이방향으로 연장되어 형성된 채널스톱영역으로 구성된 것을 특징으로 하는 반도체장치의 소자격리구조.
  2. 제1항에 있어서, 상기 채널스톱영역이 상기 필드산화막 하부에 적어도 2층이상의 복수개의 채널스톱영역이 필드산화막과 동일한 폭을 가지면서 서로 부분적으로 중첩되어 형성된 것을 특징으로 하는 반도체장치의 소자격리구조.
  3. 제2항에 있어서, 상기 복수개의 채널스톱영역이 모두 동일한 폭을 가짐을 특징으로 하는 반도체장치의 소자격리구조.
  4. 제2항에 있어서, 상기 복수개의 채널스톱영역중 상층의 채널스톱영역의 폭이 하층의 채널스톱영역의 폭보다 좁은 것을 특징으로 하는 반도체장치의 소자격리구조.
  5. 제1항에 있어서, 상기 채널스톱영역이 상기 필드산화막 양단부의 측면을 따라 반도체기판내에 반도체기판의 깊이방향으로 실린더형태로 형성된 것을 특징으로 하는 반도체장치의 소자격리구조.
  6. 반도체기판의 소자격리영역에 적어도 2회이상의 이온주입공정을 행하여 반도체기판내에 복수개의 채널스톱영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체장치의 소자격리방법.
  7. 반도체기판상에 산화방지마스크층을 형성하는 공정과, 상기 산화방지마스크층을 선택적으로 식각하여 소자격리영역의 반도체기판부위를 노출시키는 공정, 상기 소자격리영역에 적어도 2회이상의 이온주입공정을 실시하여 반도체기판내에 복수개의 채널스톱영역을 형성하는 공정, 및 상기 소자격리영역의 반도체기판에 필드산화막을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체장치의 소자격리방법.
  8. 반도체기판상에 산화방지마스크층을 형성하는 공정과, 상기 산화방지마스크층을 선택적으로 식각하여 소자격리영역의 반도체기판부위를 노출시키는 공정, 상기 소자격리영역의 반도체기판상에 필드산화막을 형성하는 공정, 및 상기 소자격리영역에 적어도 2회이상의 이온주입공정을 실시하여 반도체기판내에 복수개의 채널스톱영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체장치의 소자격리방법.
  9. 반도체기판상에 산화방지마스크층을 형성하는 공정과, 상기 산화방지마스크층을 선택적으로 식각하여 소자격리영역의 반도체기판부위를 노출시키는 공정, 상기 소자격리영역의 반도체기판상에 필드산화막을 형성하는 공정, 상기 산화방지마스크층을 이온주입마스크로 이용하여 제1가속전압으로 이온주입을 행하여 상기 필드산화막하부로부터 소정깊이만큼 떨어진 반도체기판내에 하층채널스톱영역을 형성하는 공정, 상기 산화방지마스크층의 개구부의 넓이를 소정넓이 만큼 감소시키는 공정, 및 상기 개구부의 넓이가 감소된 산화방지마스크층을 이온주입마스크로 이용하여 제2가속전압으로 이온주입을 행하여 상기 필드산화막하부와 인접하는 반도체기판내에 상층 채널스톱이온영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체장치의 소자격리방법.
  10. 제9항에 있어서, 상기 산화방지마스크층의 개구부의 넓이를 소정넓이 만큼 감소시키는 공정은 상기 산화방지마스크층의 측벽에 스페이서를 형성하는 것임을 특징으로 하는 반도체장치의 소자격리방법.
  11. 제9항에 있어서, 상기 제1가속전압이 제2가속전압보다 큰 것을 특징으로 한 반도체장치의 소자격리방법.
  12. 제9항에 있어서, 상기 산화방지마스크층상에 이온주입마스크로서 보조마스크를 형성하는 공정이 더 포함되는 것을 특징으로 하는 반도체장치의 소자격리방법.
  13. 반도체기판위에 산화마스크층을 형성하는 공정과, 상기 산화방지마스크층을 선택적으로 식각하여 소자격리영역의 반도체기판을 노출시키는 공정, 상기 산화방지마스크층의 측벽에 스페이서를 형성하는 공정, 상기 산화방지마스크층과 스페이서를 마크스로 이용하여 산화공정을 행하여 열산화막을 형성하는 공정, 상기 스페이서를 제거하는 공정, 이온주입공정을 행하여 상기 열산화막 둘레를 따라 반도체기판내에 채널스톱영역을 형성하는 공정, 산화성 분위기에서 열처리하여 주입된 채널스톱이온을 활성화시킴과 동시에 상기 열산화막의 두께를 두껍게 하여 필드산화막을 형성하는 공정, 및 상기 산화방지마스크층을 제거하는 공정을 포함하여 이루어진 것을 특징으로 하는 반도체장치의 소자격리방법.
  14. 제13항에 있어서, 상기 채널스톱영역 형성을 위한 이온주입시 주입되는 이온의 주입깊이는 상기 산화방지마스크층과 열산화막두께에 포함될 수 있는 가속전압을 선택하여 실시하는 것을 특징으로 하는 반도체장치의 소자격리방법.
  15. 제13항에 있어서, 상기 채널스톱영역 형성을 위한 이온주입을 적어도 2회이상 행하는 것을 특징으로 하는 반도체장치의 소자격리방법.
  16. 반도체기판상에 산화방지마스크층을 형성하는 공정과, 상기 산화방지마스크층을 선택적으로 식각하여 소자격리영역의 반도체기판부위를 노출시키는 공정, 상기 소자격리영역의 반도체기판상에 열산화막을 형성하는 공정, 상기 열산화막의 양단부위를 선택적으로 식각하여 상기 산화방지마스크층과 열산화막사이의 반도체기판 표면을 노출시키는 공정, 및 이온주입공정을 실시하여 상기 노출된 부위의 반도체기판영역내에 채널스톱영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체장치의 소자격리방법.
  17. 제16항에 있어서, 상기 채널스톱영역 형성을 위한 이온주입을 적어도 2회이상 행하는 것을 특징으로 하는 반도체장치의 소자격리방법.
  18. 반도체기판상에 산화방지마스크층을 형성하는 공정과, 상기 산화방지마스크층을 선택적으로 식각하여 소자격리영역의 반도체기판부위를 노출시키는 공정, 상기 소자격리영역의 반도체기판상에 열산화막을 형성하는 공정, 상기 필드산화막상에 필드산화막보다 좁은 폭의 이온주입마스크층을 형성하는 공정, 및 이온주입을 실시하여 반도체기판내에 채널스톱영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체장치의 소자격리방법.
  19. 제18항에 있어서, 상기 이온주입마스크층은 상기 산화방지마스크층 및 필드산화막 전면에 도전층을 형성하는 공정, 상기 도전층상에 절연막을 형성하는 공정, 상기 도전층의 표면이 노출되도록 절연막을 에치백하는 공정, 상기 남아 있는 절연막과 산화방지마스크층을 마스크로 이용하여 노출된 상기 도전층을 제거하는 공정에 의해 형성되는 것을 특징으로 하는 반도체장치의 소자격리방법.
  20. 제18항에 있어서, 상기 이온주입마스크층을 형성하는 공정은 상기 산화방지마스크층 및 필드산화막 전면에 도전층을 형성하는 공정, 상기 도전층상에 절연막을 형성하는 공정, 상기 도전층의 표면이 노출되도록 절연막을 에치백하는 공정, 상기 남아 있는 절연막과 산화방지마스크층을 마스크로 이용하여 노출된 상기 도전층을 제거하는 공정, 상기 남아 있는 절연막을 제거하는 공정에 의해 형성되는 것을 특징으로 하는 반도체장치의 소자격리방법.
  21. 제18항에 있어서, 상기 이온주입마스크층은 감광막을 도포한 후, 상기 필드산화막상에만 선택적으로 감광막을 남김으로써 형성하는 것을 특징으로 하는 반도체장치의 소자격리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940015914A 1994-07-04 1994-07-04 반도체장치의 소자격리구조 및 소자격리방법 KR0144244B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940015914A KR0144244B1 (ko) 1994-07-04 1994-07-04 반도체장치의 소자격리구조 및 소자격리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940015914A KR0144244B1 (ko) 1994-07-04 1994-07-04 반도체장치의 소자격리구조 및 소자격리방법

Publications (2)

Publication Number Publication Date
KR960005932A true KR960005932A (ko) 1996-02-23
KR0144244B1 KR0144244B1 (ko) 1998-08-17

Family

ID=19387203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015914A KR0144244B1 (ko) 1994-07-04 1994-07-04 반도체장치의 소자격리구조 및 소자격리방법

Country Status (1)

Country Link
KR (1) KR0144244B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350782B1 (ko) * 1999-10-06 2002-08-28 엘지전자주식회사 방송채널 소팅방법
KR100384560B1 (ko) * 1995-06-30 2003-08-06 주식회사 하이닉스반도체 반도체소자및그제조방법
KR100947510B1 (ko) * 2001-11-10 2010-03-12 톰슨 라이센싱 홈 채널을 제공하는 방법 및 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505610B1 (ko) * 1998-07-06 2005-09-26 삼성전자주식회사 레트로그레이드 웰을 갖는 반도체장치의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384560B1 (ko) * 1995-06-30 2003-08-06 주식회사 하이닉스반도체 반도체소자및그제조방법
KR100350782B1 (ko) * 1999-10-06 2002-08-28 엘지전자주식회사 방송채널 소팅방법
KR100947510B1 (ko) * 2001-11-10 2010-03-12 톰슨 라이센싱 홈 채널을 제공하는 방법 및 장치

Also Published As

Publication number Publication date
KR0144244B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
KR0150676B1 (ko) 함몰게이트 구조에 의한 얕은 접합 형성 방법
KR950021347A (ko) 반도체장치의 제조방법
KR980006510A (ko) 반도체 장치의 제조방법
KR970705837A (ko) 고밀도 메모리를 위한 자기 · 정렬 소스 공정(process for self-aligned source for high density memory)
US4997777A (en) Manufacturing process for an integrated circuit comprising double gate components
KR970063731A (ko) 고전압 트랜지스터 및 그의 제조 방법
KR100395879B1 (ko) 얕은 트렌치 소자분리를 갖는 반도체 장치 및 그 제조방법
KR980005383A (ko) 반도체 장치 및 그 제조방법
KR960005932A (ko) 반도체장치의 소자격리구조 및 소자격리방법
JP2935083B2 (ja) 薄膜トランジスタの製造方法
KR100258880B1 (ko) 반도체 소자의 제조방법
KR100235620B1 (ko) 모스 트랜지스터 및 그의 제조방법
KR19990056737A (ko) 반도체 소자 및 그 제조방법
KR960019748A (ko) 플래쉬 이이피롬 제조방법
KR100891248B1 (ko) 삼중 게이트 산화막 형성 방법
KR940016619A (ko) 반도체 소자의 게이트전극 형성방법
KR100451463B1 (ko) 이중 게이트산화막을 가진 반도체소자의 제조방법
KR100587379B1 (ko) 반도체 소자의 제조방법
KR0172268B1 (ko) 반도체 소자의 제조방법
KR100314800B1 (ko) 반도체소자의박막트랜지스터제조방법
JP3146554B2 (ja) 素子分離方法
KR0167663B1 (ko) 박막트랜지스터 제조방법
KR960002471A (ko) 실리콘-온-인슐레이터(soi) 소자의 제조방법 및 그 구조
KR960005998A (ko) 반도체 소자 및 그 제조방법
KR980006049A (ko) 소자분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060320

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee