KR960002991B1 - 와이어본딩방법 - Google Patents

와이어본딩방법 Download PDF

Info

Publication number
KR960002991B1
KR960002991B1 KR1019870009630A KR870009630A KR960002991B1 KR 960002991 B1 KR960002991 B1 KR 960002991B1 KR 1019870009630 A KR1019870009630 A KR 1019870009630A KR 870009630 A KR870009630 A KR 870009630A KR 960002991 B1 KR960002991 B1 KR 960002991B1
Authority
KR
South Korea
Prior art keywords
bonding
coordinate
data
lead
values
Prior art date
Application number
KR1019870009630A
Other languages
English (en)
Other versions
KR880004545A (ko
Inventor
가즈유키 야마나카
미츠사다 시바사카
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR880004545A publication Critical patent/KR880004545A/ko
Application granted granted Critical
Publication of KR960002991B1 publication Critical patent/KR960002991B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0107—Ytterbium [Yb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

와이어본딩방법
제1도는 본 발명에 따른 와이어본딩방법의 흐름도.
제2도는 본 발명에 따른 와이어본딩방법을 수행하는 경우에 사용되는 펠릿의 구성을 나타낸 도면.
제3도는 제2도에 도시한 펠릿에 이용되는 기준패턴의 변형예를 나타낸 도면.
제4도는 본 발명에 따른 와이어본딩방법을 수행하는 경우에 사용되는 리이드프레임의 구성을 나타낸 도면.
제5도는 제4도에 도시한 리이드프레임에 이용되는 기준패턴의 변형예를 나타낸 도면.
제6도는 본 발명에 따른 좌표변환방법의 일례를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체펠릿 2 : 본딩패드
3a,3b : 기준패턴 4 : 베드
5 : 터브리이드 6 : 인너리이드
7a,7b : 기준패턴 S1∼S7 : 흐름도의 각 스텝
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 반도체장치의 와이어본딩방법에 관한 것이다.
반도체장치의 제조방법에 있어서, 본딩와이어를 이용하여 반도체펠릿상의 본딩패드와 인너리이드를 전기적으로 접속하는 와이어본딩공정은 매우 중요한 공정이다. 이 와이어본딩을 하는 경우, 본딩장치에 대해 본딩위치 좌표를 입력시켜야만 한다.
이하에, 종래부터 수행되어 오고 있는 일반적인 본딩위치좌표의 입력방법을 설명한다.
(1) ROM을 작성하는 방법
이 방법은, PROM에다 위치좌표 데이터를 기록해서 본딩장치에 입력하는 것으로, 다음과 같은 수순에 따라 수행된다.
① 반도체펠릿과 리이드프레임 혹은 외위기(外圍器)의 설계도면으로부터, 오퍼레이터가 본딩위치좌표 데이터, 즉 반도체펠릿상의 본딩패드의 위치좌표와 리이드프레임 혹은 외위기의 내부접속점의 위치좌표를 판독한다.
② PROM기록기를 이용하여 소정의 포맷으로 판독한 좌표값을 기록한다.
③ 기록되어진 PROM을 본딩장치에 장착하고, 이 본딩장치상에서 본딩위치를 확인한다.
④ 본딩위치에 벗어남이 있으면, 좌표값을 수정해서 ②의 공정으로부터 반복한다. 본딩위치를 전체적으로 평행이동시켜 수정하는 경우에는, 본딩장치에 설치된 디지탈스위치를 조작해서 평행이동량을 설정한다.
(2) 티칭(teaching)작업을 행하는 방법
이 방법은, 와이어본딩의 대상물을 TV카메라에 의해 국부적으로 확대하여 모니터상에 표시하고, 이 모니터상의 화상을 보면서 오퍼레이터가 본딩해야 할 위치좌표를 지시하는 티칭작업을 행하는 것으로, 다음과 같은 수순에 따라 수행된다.
① 제 1 번 와이어의 시작점으로 되어야 할 대상물 위의 점이 모니터화상의 중심위치에 표시되도록 본딩장치 XY스테이지를 이동·조정하고, 조정이 종료되었을 때 소정의 입력스위치를 조작함으로써 시작점의 좌표값을 본딩장치내의 RAM에 기억시킨다.(이것을 티칭작업이라 한다).
② 이어서 제1번 와이어의 종점으로 되어야 할 점의 좌표값에 대해서도 동일한 티칭작업을 행하여 RAM에 기억시킨다.
③ 상기한 수순 ①, ②를 모든 와이어에 대해 순차적으로 수행해 간다.
④ 최후로 수정, 변경시켜야 할 와이어에 대해 다시 상기한 수순 ①, ②를 수행하여 수정, 변경을 행한다. 또, 본딩위치를 전체적으로 평행이동시켜 수정하는 경우에는, 상기한 수순 ①에 나타낸 티칭작업과 동일한 작업에 의해 평행이동량을 설정하면 좋다.
그렇지만, 이상에서 설명한 각 방법에는 다음과 같은 문제점이 있다.
(1) ROM을 작성하는 방법의 문제점
이 방법에서는, 설계도면으로부터의 좌표값의 판독, 좌표값의 PROM으로의 기록 및 좌표값의 수정 등과 같은 작업을 모두 오퍼레이터가 수작업으로 해야 하는데, 이들 작업은 매우 번잡하여 많은 노력과 시간을 소비할 뿐만 아니라 잘못을 범하기 쉽다. 특히 수정을 하는 경우에는, PROM으로의 기록 작업으로부터 반복하지 않으면 안되므로 노동효율이 대단히 나쁘다.
(2) 티칭작업을 행하는 방법의 문제점
이 방법은, 오퍼레이터가 수치를 직접 취급할 필요가 없다는 점에서 전술한 (1)의 방법에 비하면 어느 정도 작업부담은 경감되지만, 여전히 티칭작업은 많은 노력과 시간을 소비하고, 또 잘못을 범하기 쉬운 작업이다. 예컨대 모니터화상은 와이어본딩의 대상물을 TV카메라에 의해 국부적으로 확대한 것이기 때문에, 시야가 좁아져 현재 표시되고 있는 화상이 와이어본딩의 대상물 전체중에서 어느 부분을 점하는 화상인가를 오퍼레이터가 인식하는 것이 매우 곤란하다. 이 때문에, 인접하여 설치되는 본딩패드끼리 혹은 인접하여 설치되는 리이드끼리 혼동하여 티칭하는 오류를 범하기 쉽다.
이상과 같이 종래의 와이어본딩방법에는, 본딩위치좌표의 입력작업에 많은 노력과 시간을 소비하고, 작업을 잘못할 가능성이 높다는 문제점이 있었다.
이에 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 발명된 것으로, 단 용이하게 오류가 없는 작업을 수행할 수 있는 와이어본딩방법을 제공하고자 함에 그 목적이 있다.
본 발명이 제1의 특징은, CAD시스템에 의해 설계된 반도체장치의 와이어본딩방법에 있어서, CAD시스템내의 설계데이터를 본딩장치에 입력하고, 그 본딩장치를 설계데이터에 기초하여 동작시키도록 한 점에 있다.
또, 본 발명의 제2의 특징은, CAD시스템에 의해 설계된 반도체장치의 와이어본딩방법에 있어서, CAD시스템으로부터 반도체펠릿상의 좌표값을 추출하는 단계와, CAD시스템으로부터 리이드상의 좌표값을 추출하는 단계, CAD시스템으로부터 본딩을 위한 결선정보를 추출하는 단계, 추출된 펠릿상의 좌표값과 리이드 상의 좌표값 및 결선정보로부터 본딩의 위치좌표를 갖는 본딩데이터를 작성하는 단계, 이 본딩데이터를 본딩장치에 입력하는 단계 및, 입력된 본딩데이터에 기초하여 본딩장치를 구동하는 단계를 구비하여 이루어진 점에 있다.
본 발명의 제3의 특징은, CAD시스템에 의해 설계된 반도체장치의 와이어본딩방법에 있어서, CAD시스템으로부터 반도체펠릿상의 좌표값을 CAD시스템에서 이용하는 제1좌표계로 표현해서 추출하는 단계와, CAD시스템으로부터 리이드상의 좌표값을 제1좌표계로 표현해서 추출하는 단계, CAD시스템으로부터 본딩을 위한 결선정보를 추출하는 단계, 추출된 펠릿상의 좌표값과 리이드상의 좌표값 및 결선정보로부터 본딩의 위치좌표를 갖는 본딩데이터를 작성하는 단계, 이 본딩데이터를 본딩장치에 입력하는 단계, 입력된 상기 본딩데이터를 본딩장치에서 이용하는 제2좌표계로 변환하는 단계 및, 변환후의 본딩데이터에 기초하여 본딩장치를 구동하는 단계를 구비하여 이루어진 점에 있다.
본 발명에 의하면, 와이어본딩장치가 CAD시스템내의 설계데이터에 기초하여 동작할 수 있기 때문에, 종래의 방법과 같이 오퍼레이터가 수작업으로 본딩데이터를 입력할 필요가 없게 된다. 따라서, 단시간내에 용이하게 오류가 없는 본딩작업을 수행할 수 있게 된다.
이하, 예시도면을 참조하여 본 발명의 수행예를 상세히 설명한다.
제1도는 본 발명에 따른 와이어본딩방법의 흐름도이다. 이 흐름도에 나타내어져 있는 바와 같이 스텝 S1∼S7까지의 7단계로 이루어져 있다. 우선, 모든 수순에 대해 개괄적으로 설명하면 다음과 같다.
본 발명의 기본사상은, 반도체펠릿과 리이드프레임의 설계에 이용한 CAD시스템의 데이터에 기초하여 와이어본딩에 필요한 본딩데이터를 작성하고, 이 데이터를 본딩장치에 입력해서 본딩을 행한다는 것이다. 따라서 스탭 S1∼S4의 본딩데이터의 작성공정까지는 CAD시스템을 구성하는 컴퓨터에 있어서 수행되는 작업으로 된다.
즉, 스텝 S1에서는 CAD시스템의 데이터로부터 펠릿상의 좌표값에 관한 데이터가 추출되고, 스텝 S2에서는 리이드상의 좌표값에 관한 데이터가 추출된다. 이어서 스텝 S3에서 본딩해야 할 펠릿상의 본딩패드와 리이드상의 인너리이드부의 대응관계, 즉 결선정보가 추출된다. 일반적으로 CAD시스템에서는, 레이아웃(layout)을 나타내는 화상데이터와는 별도로, 본딩위치를 나타내기 위한 데이터 및 결선정보를 나타내기 위한 데이터가 기억되어 있다. 따라서, 상기한 스텝 S1∼S3까지의 공정은, CAD시스템으로부터 이들 데이터를 추출하는 작업을 하면 좋다. 그리고 스텝 S4에 있어서는 상기 스텝 S1∼S3에서 추출된 데이터에 기초하여 와이어본딩에 필요한 시작점과 종점 등의 좌표값, 즉 본딩데이터가 작성된다.
이 본딩데이터는 스텝 S5에서 본딩장치에 입력된다. 본딩장치내에서는, 더욱이 스텝 S6에 있어서 후에 상세히 설명할 기준점입력 및 좌표변환이 수행되고, 스텝 S7에 있어서 실제의 본딩이 수행된다. 이하, 상기한 각 공정에 대해 상세히 설명한다.
(1) 펠릿상의 좌표값 추출(스텝 S1) ;
제2도에 나타낸 바와 같이, 반도체펠릿(1)에는 본딩패드(2)가 다수 설치되어 있는데, 이 본딩패드(2)는 펠릿(1)측의 본딩대상물로 된다. 반도체펠릿(1)에는 그 외에 기준패턴(3a,3b)이 설치되어 있는데, 이 기준 패턴(3a,3b)은 후술할 스텝 S6의 공정에서 좌표계의 변환을 행하는 경우의 기준점을 정의하는 패턴으로 된다. 이 예에서는, 기준패턴(3a,3b)은 본딩패드(2)보다 약간 작은 4각형 모양으로 되어 있지만, 이 패턴(3a,3b)은 4각형 이외에 제3도(a)∼(f)에 나타낸 바와 같은 특수형상으로 해도 좋다. 요컨대 기준패턴(3a,3b)으로는 본딩패드(2)와 용이하게 구별할 수 있는 형상이라면 어떤 것이라도 상관없다. 또, 이 기준패턴은 적어도 2개 설치하면 족하다.
펠릿(1)을 CAD시스템으로 설계한 경우, 각 본딩패드(2) 및 기준패드(3a,3b)의 좌표값은 컴퓨터내에 보존되기 때문에, 동일한 컴퓨터를 이용하면 이들 좌표값을 용이하게 추출할 수 있다. 이 수행예에 있어서 본딩패드(2) 혹은 기준패턴(3a,3b)의 좌표값이라고 하는 것은 각 패턴의 중심위치의 좌표값을 지칭하는 것으로 하자. 물론, 중심위치에 한정되지 않고, 예컨대 우상각(右上角)을 하도록 정의해도 좋다. 또, 좌표계의 원점은 펠릿(1)의 중심에 취해도 좋지만, 그 외에 임의의 위치에 취해도 상관없다. 여기에서 좌표값의 정밀도는 스텝 S7에서 이용하는 본딩장치의 XY스테이지의 분해능(分解能)을 고려하여 결정된다.
이상과 같이 해서 펠릿측의 기준패턴 3a, 3b의 좌표값(xp1,yp2) 및 (xp2, yp2)가 구해지고, 각 본딩패드(2)의 좌표값(xi,yi)이 구해진다.(여기에서 i는 특정한 본딩패드를 나타내는 번호이다.) 이들 좌표값은 텍스트 화일의 형태로 기억된다.
(2) 리이드상의 좌표값 추출(스텝 S2) ;
제4도에 나타낸 바와 같이, 리이드는 베드(bed ; 4)와 터브리이드(tublead ; 5) 및 다수의 인너리이드(inner lead ; 6)를 갖추고 있다. 더욱이, 본 수행예에서는, 터브리이드(5)상에 기준패턴(7a,7b)이 설치되어 있다. 이 기준패턴(7a,7b)은 기준패턴(3a,3b)과 마찬가지로 스텝 S6의 공정에서 좌표계의 변환을 행하는 경우의 기준점을 정의하는 패턴으로 된다. 이 기준패턴(7a,7b)으로서는 제4도에 나타낸 형상외에 제5도(a)∼(f)에 나타낸 바와 같은 여러가지의 형상으로 할 수도 있고, 또 제5도(e), (f)와 같이 인너리이드(6) 상에 설치해도 좋으며, 제5도(g)와 같이 베드(4)상에 설치해도 좋다. 요컨대 기준패턴으로서는 용이하게 식별할 수 있는 방법이라면 어떤 위치에 어떤 형상으로 설치해도 좋다. 또 이 기준패턴은 적어도 2개 설치하면 족하다.
이 리이도 CAD시스템으로 설계되면, 모든 좌표값이 컴퓨터내에 보존되게 된다. 그래서 리이드측의 기준패턴 7a,7b의 좌표값(xL1,yL1) 및 (xl2,yL2)이 구해지고, 각 인너리이드(6)의 본딩지점(통상은 선단으로부터 0.4㎜의 리이드중심선상의 점)의 좌표값(xj,yj)이 구해진다(여기에서 j는 특정한 본딩지점을 나타내는 번호이다). 이들 좌표값은 텍스트화일의 형태로 기억된다.
(3) 결선정보의 추출(스텝 S3) ;
CAD시스템에서의 설계에 의하면, 복수의 보딩패드(2)와 복수의 인너리이드(6)의 대응관계도 어떤 형태로 기억되어 있다. 이러한 대응관계는 본딩을 행하는 경우에 결선정보로서 필요한 것이다. 이 대응관계는 모든 본딩패드(2) 및 인너리이드(6)가 결선에 사용되는 것으로 한정되지 않고, 또 반드시 1대 1로 대응되는 것은 아니지만, 예컨대 다음과 같은 대응관계도 결선정보로서 CAD시스템으로부터 추출할 수 있다.
리이드 No. 1 : 패드 No. 1
리이드 No. 2 : 패드 No. 2
: :
리이드 No. 8 : 패드 No. 8
리이드 No. 9 : 패드 No. 11
: :
리이드 No. 21 : 패드 No. 23
리이드 No. 21 : 패드 No. 24
: :
결선정보로서는, 상기한 것 외에, 본딩에 필요한 모든 와이어수 등을 포함시켜도 좋다. 이러한 결선정보도 텍스트화일의 형태로 기억된다.
(4) 본딩데이터의 작성(스텝 S4) ;
다음으로, 상기한 스텝 S1∼S3에서 추출된 각 데이터를 통합정리해서 와이어본딩에 직접 이용할 수 있는 본딩데이터를 작성하게 되는데, 이 작성공정에 있어서는 각종의 특수한 와이어본딩방법에 대응하는 본딩순서의 변경이나 본딩지점의 변경등과 같은 처리도 수행된다. 에컨대, 1개의 리이드에 대해 2개의 패드로부터 2줄의 와이어에 의해 결선이 수행되는 것과 같은 경우, 리이드측의 동일지점에 2줄의 와이어를 겹쳐서 본딩하면 지장이 생기게 된다. 그래서, 이 본딩데이터의 작성공정에서는, 리이드측에 서로 떨어진 2개의 본딩지점을 설치하는 것과 같은 처리가 수행된다.
이와 같이 해서 얻어진 본딩데이터는 각 와이어마다의 시작점과 종점을 나타내는 좌표값을 나열한 텍스트 화일로 구성되어, 예컨대 다음과 같은 것으로 된다.
와이어 No 1 , 시작점(xa,ya) , 종점(xb,yb)
와이어 No 2 , 시작점(xc,yc) , 종점(xd,yd)
: : :
이 본딩데이터에는, 그 외에 필요한 와이어수, 기준패턴의 좌표값(xp1,yp1), (xp2,yp2), (xL1,yL1), (xL2,yL2)이 부가된다. 또, 반도체장치 고유의 제품명, 어레이형태명, 패키지명 등을 부가해 두는 것이 바람직하다.
(5) 본딩데이터의 입력(스텝 S5) ;
전술한 바와 같이, 스텝 S1∼S4까지의 공정은 CAD시스템에 이용된 컴퓨터의 내부에서 수행되다. 그래서, 이 컴퓨터내에서 작성된 본딩데이터를 본딩장치에 입력하는 작업이 필요하게 된다. 이 입력작업은, 플로피디스크등의 외부기억매체를 매개해서 수행해도 좋고, 어떤 통신수단을 이용해서 수행해도 좋다. 본 수행예에서는, 컴퓨터로부터 출력된 본딩데이터를 통신수단을 통해 소형 컴퓨터로 송신하고, 이 소형 컴퓨터내에서 본딩데이터의 포맷을 본딩장치가 취급할 수 있는 포맷으로 변환하여 이것을 플로피디스크에 기록한 후, 이 플로피디스크를 이용하여 본딩장치로 입력시키도록 하고 있다.
(6) 기준점입력 및 좌표변환(스텝 S6) ;
스텝 S5에서 있어서 입력된 본딩데이터는 CAD시스템에서의 좌표계(이하, 제1좌표계라 칭함)에 기초한 좌표값데이터이다. 그런데 실제로 본딩장치내에서 정의되어 있는 좌표계는 본딩장치내의 XY스테이지에서의 좌표계(이하, 제2좌표계라 칭함)이다. 양 좌표계가 완전히 일치하는 경우에는 본 공정은 필요없는 것이지만, 일반적으로 본딩장치는 CAD시스템의 좌표계를 고려하지 않고 독립적으로 제조되기 때문에, 양 좌표계간에는 원점의 위치어긋남과 좌표측의 회전어긋남이 생기게 된다. 또, 본딩장치에서는 일반적으로 본딩의 대상물을 가열하여 본딩을 행하고 있기 때문에, 본딩시의 열팽창에 의해 상온설계치인 CAD데이터에 대해 변배(變倍)어긋남이 생기는 것도 있다. 이 열팽창은 각종의 주변조건에 의해 일반적으로 복잡한 거동(擧動)을 나타내기 때문에 미리 예측하는 것은 곤란하다. 따라서 본딩장치상에서 실물을 대상으로 이들의 어긋남을 보정하는 것이 필요하다. 그래서 제1좌표계로 정의되어 있는 좌표값을 제2좌표로 변환하는 작업이 필요하게 된다.
그래서, 우선 제2좌표계에서의 기준패턴 3a,3b,7a,7b의 좌표값(xp1', yp1'), (xp2', yp'), (xL1', yL1'), (xL2',yL2')을 구한다. 이것은 종래의 티칭작업을 행하는 방법에 의해 구할 수 있다. 즉, 모니터 화상 위에서 상기 4개의 기준패턴의 위치를 지시해 주면 좋은 것이다. 4군데의 지시만으로 좋으므로, 이 작업부담은 매우 가벼운 것으로 된다.
좌표변환은 예컨대 다음과 같이 하여 수행된다. 지금 제6도에 나타낸 바와 같이 기준패턴(3a,3b)의 중심점의 제1좌표계에서의 좌표값을 A(xp1,yp1), B(xp2,yp2)라 하고, 제2좌표계에서의 좌표값을 A'(xp1',yp1'), B'(xp2',yp2')라 하자. 여기에서, 임의의 점의 제1좌표계에서의 좌표값 C(xi,yi)은 다음과 같이 하여 제2좌표계에서의 좌표값 C'(xi',yi')로 변환된다. 제6도에 있어서, A(xp1,yp1)와 A'(xp1',yp1')의 X방향 및 Y방향의 위치어긋남을 각각 dx 및 dy라 하면,
Figure kpo00001
점 B가 점 A와 마찬가지로, dx, dy만큼의 위치어긋남을 갖고 있다고 가정한 경우의 위치어긋남점을 점 E라 하고, 선분 AB의 길이를 L, 선분 A'B'의 길이를 L', 선분 B' E의 길이를 1, 선분 AB와 선분 A'B'가 만드는 각도를 θ라 하면, 다음 식이 성립한다.
Figure kpo00002
여기에서,
Figure kpo00003
이다.
상기 식 (1), (2)로부터 변환후의 좌표값(xi',yi')은 다음 식으로 얻어진다.
Figure kpo00004
따라서, 스텝 S5에 있어서 입력된 제1좌표계의 본딩데이터의 좌표값은 모두 제2좌표계로 변환할 수 있다. 이 변환은 펠릿측과 리이드측 각각에서 별도로 수행된다. 여기에서, 이 제2좌표계는 본딩장치 고유의 것이기 때문에, 다른 본딩장치는 다른 제2좌표계를 갖게 된다. 그래서 각 본딩장치마다 전용의 플로피디스크 등을 준비해서 변환후의 본딩데이터를 격납해 두도록 하면, 재사용할 때에 편리하다. 즉, 동일 품종의 반도체장치에 대해서는, 이 플로피디스크로부터 데이터를 읽어들이는 것만으로 와이어본딩이 가능하게 된다.
(7) 본딩(단계 S7) ;
이상과 같이 각 본딩장치 고유의 좌표계로 변환된 본딩데이터가 얻어지면, 이 데이터에 기초하여 와이어 본딩을 할 수 있다. 본딩장치내의 XY스테이지는, 입력된 좌표값에 기초하여 본딩대상물을 이동시켜 가게된다.
한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.
이상에서 설명한 바와 같이 본 발명에 의하면, 와이어본딩장치를 CAD시스템내의 설계데이터에 기초하여 동작시키도록 했기 때문에, 종래의 방법과 같이 오퍼레이터가 본딩데이터를 수작업으로 입력할 필요가 없으므로 단시간내에 용이하게 오류가 없는 본딩작업을 수행할 수 있게 된다.

Claims (2)

  1. CAD시스템에 의해 설계된 반도체장치의 와이어본딩방법에 있어서, 상기 CAD시스템으로부터 반도체 펠릿상의 본딩패드와 적어도 2개의 기준점의 좌표값을 포함하는 좌표값을 상기 CAD시스템에서 사용되는 제1좌표계로 표현해서 추출하는 단계(S1)와, 상기 CAD시스템으로부터 인너리이드상의 본딩점과 리이드상의 적어도 2개의 기준점의 좌표값을 포함하는 리이드상의 좌표값을 상기 제1좌표계로 표현해서 추출하는 단계(S2), 상기 CAD시스템으로부터 상기 본딩패드와 상기 본딩점간의 대응관계를 나타내는 본딩을 위한 결선정보를 추출하는 단계(S3), 추출된 상기 펠릿상의 좌표값과 상기 리이드상의 좌표값 및 상기 결선정보에 기초하여 본딩을 위한 위치좌표를 갖는 본딩데이터를 상기 제1좌표계로 작성하는 단계(S4), 상기 본딩 데이터를 본딩장치에 입력하는 단계(S5), 적어도 4개의 기준점의 좌표값을 상기 본딩장치로 측정된 상기 기준점의 실제 위치를 이용하여 상기 본딩장치에서 사용되는 제2좌표계로 산출한 후, 상기 입력 본딩데이터를 상기 기준점에 대하여 산출되는 변환을 이용하여 상기 제2좌표계에서의 대응하는 데이터로 변환하는 단계(S6) 및, 상기 본딩데이터에 기초하여 상기 본딩장치를 구동하는 단계(S7)를 구비하여 이루어진 것을 특징으로 하는 와이어본딩방법.
  2. 제1항에 있어서, 상기 2개의 좌표계에서의 좌표값은, 이들 2개의 좌표계간의 위치어긋남, 회전어긋남 및 변배어긋남을 구해서 이들 값에 대하여 상기 변환을 수행하도록 하기 위해 서로 비교되는 것을 특징으로 하는 와이어본딩방법.
KR1019870009630A 1986-09-02 1987-09-01 와이어본딩방법 KR960002991B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-206553 1986-09-02
JP206553 1986-09-02
JP61206553A JPS6362241A (ja) 1986-09-02 1986-09-02 ワイヤボンデイング方法

Publications (2)

Publication Number Publication Date
KR880004545A KR880004545A (ko) 1988-06-07
KR960002991B1 true KR960002991B1 (ko) 1996-03-02

Family

ID=16525294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870009630A KR960002991B1 (ko) 1986-09-02 1987-09-01 와이어본딩방법

Country Status (5)

Country Link
US (1) US4864514A (ko)
EP (1) EP0258869B1 (ko)
JP (1) JPS6362241A (ko)
KR (1) KR960002991B1 (ko)
DE (1) DE3789838T2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701991B2 (ja) * 1990-12-21 1998-01-21 ローム株式会社 ワイヤボンダ
DE4324870A1 (de) * 1993-07-23 1995-02-09 Weidmueller Interface Einrichtung mit Selbstauskunft und Verfahren zu deren Herstellung
US5465217A (en) * 1993-08-16 1995-11-07 Motorola, Inc. Method for automatic tab artwork building
DE4423007A1 (de) * 1994-06-30 1996-01-11 Siemens Ag Verfahren zur Erzeugung eines Prüfprogrammes
EP0694858A2 (en) * 1994-07-29 1996-01-31 Hewlett-Packard Company Method and apparatus for computer-aided design of different-sized RF modular hybrid circuits
JP3320226B2 (ja) * 1994-11-30 2002-09-03 富士通株式会社 配線ｃａｄ装置
US5608638A (en) * 1995-02-06 1997-03-04 Advanced Micro Devices Device and method for automation of a build sheet to manufacture a packaged integrated circuit
JP3049540B2 (ja) * 1995-12-05 2000-06-05 株式会社新川 被覆ワイヤのワイヤボンディング方法
JP3218382B2 (ja) * 1995-12-05 2001-10-15 株式会社新川 被覆ワイヤのワイヤボンディング方法
US6077757A (en) * 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
US6256549B1 (en) 1998-05-13 2001-07-03 Cirrus Logic, Inc. Integrated manufacturing solutions
US6357036B1 (en) * 1998-10-02 2002-03-12 Cirrus Logic, Inc. Computerized method and apparatus for designing wire bond diagrams and locating bond pads for a semiconductor device
US6289492B1 (en) * 1998-12-18 2001-09-11 Cognex Corporation Methods and apparatuses for defining a region on an elongated object
DE19935422A1 (de) 1999-07-28 2001-02-01 Daimler Chrysler Ag Verfahren zur Erzeugung einer Leitungsstruktur mit wenigstens einem Kabelbündel
KR100442697B1 (ko) * 2002-03-11 2004-08-02 삼성전자주식회사 자동 와이어 본딩 공정을 위한 통합 관리 시스템
JP2007209991A (ja) * 2006-02-07 2007-08-23 Toyota Auto Body Co Ltd 溶接打点の管理システム、プログラム、記録媒体
CN103456650B (zh) * 2007-03-13 2016-08-24 库利克和索夫工业公司 用于丝焊及相关半导体处理操作的眼点训练方法
WO2008111977A1 (en) * 2007-03-13 2008-09-18 Kulicke And Soffa Industries, Inc. Method of teaching eyepoints for wire bonding and related semiconductor processing operations
TW201125091A (en) * 2010-01-15 2011-07-16 de-bao Peng Method for detecting wiring location of wire rack.

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3598978A (en) * 1968-08-21 1971-08-10 Rca Corp Object-positioning system and method
US4253111A (en) * 1978-09-25 1981-02-24 Gca Corporation Apparatus for bonding leads to semiconductor chips
JPS5598842A (en) * 1978-09-28 1980-07-28 Toshiba Corp Position detection system
JPS55165643A (en) * 1979-06-12 1980-12-24 Fujitsu Ltd Device for bonding pellet
JPS56132505A (en) * 1980-03-24 1981-10-16 Hitachi Ltd Position detecting method
EP0041870B1 (en) * 1980-06-10 1986-12-30 Fujitsu Limited Pattern position recognition apparatus
JPS5958586A (ja) * 1982-09-28 1984-04-04 Toshiba Mach Co Ltd マスクの検査方法および装置
JPS6021535A (ja) * 1983-06-30 1985-02-02 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体装置を相互接続する方法
US4635208A (en) * 1985-01-18 1987-01-06 Hewlett-Packard Company Computer-aided design of systems
US4718019A (en) * 1985-06-28 1988-01-05 Control Data Corporation Election beam exposure system and an apparatus for carrying out a pattern unwinder

Also Published As

Publication number Publication date
DE3789838T2 (de) 1994-09-22
DE3789838D1 (de) 1994-06-23
JPH0477462B2 (ko) 1992-12-08
EP0258869A3 (en) 1989-09-06
JPS6362241A (ja) 1988-03-18
KR880004545A (ko) 1988-06-07
US4864514A (en) 1989-09-05
EP0258869B1 (en) 1994-05-18
EP0258869A2 (en) 1988-03-09

Similar Documents

Publication Publication Date Title
KR960002991B1 (ko) 와이어본딩방법
JPS6128137B2 (ko)
US6170079B1 (en) Power supply circuit diagram design system
JPH08212241A (ja) 半導体集積回路用マスクパターンまたはウエハ上への直接描画パターンの設計方法，及びそれらのデザインルール確認方法
Spitalny et al. On-line graphics applied to layout design of integrated circuits
JPH0589187A (ja) 図形処理装置
JPS60148584A (ja) ミシン用縫製デ−タ作成装置
JP2601179B2 (ja) プリント板設計用部品ライブラリ作成装置及びプリント板設計用部品ライブラリ作成方法
JPH11234000A (ja) 部品実装シミュレーション方法および部品実装シミュレータ
JP3003058B2 (ja) 基板ｃａｄシステム
Spitalny et al. On-line operation of CADIC (computer aided design of integrated circuits)
JPH0358278A (ja) 計算機による回路設計支援システム
US5751594A (en) Aperture control system for printed circuit board fabrication
JPS6375975A (ja) レイアウト設計支援装置
JPH0722459A (ja) ワイヤーボンディング方法
JP2657323B2 (ja) プリント基板組立図作成装置
JP3147055B2 (ja) 図形の検索方法、図形検索装置及び記録媒体
JPH1040275A (ja) Ｃａｄデータの表示方法
JPS6252350B2 (ko)
JPS6346577A (ja) 物体認識装置
CN109615681A (zh) 特征标志图像的添加方法、装置及计算机可读存储介质
JP2009301130A (ja) プログラム、記録媒体及び回路図生成方法
JPS59163630A (ja) 文字の插入方法
JPH1174363A (ja) 半導体チップ組立工程検証装置
JPH05143683A (ja) Ｉｃパターン設計システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100222

Year of fee payment: 15

EXPY Expiration of term