KR950034485A - 반도체 디바이스 및 적어도 두 반도체 표면을 결합하는 방법 - Google Patents

반도체 디바이스 및 적어도 두 반도체 표면을 결합하는 방법 Download PDF

Info

Publication number
KR950034485A
KR950034485A KR1019950000679A KR19950000679A KR950034485A KR 950034485 A KR950034485 A KR 950034485A KR 1019950000679 A KR1019950000679 A KR 1019950000679A KR 19950000679 A KR19950000679 A KR 19950000679A KR 950034485 A KR950034485 A KR 950034485A
Authority
KR
South Korea
Prior art keywords
semiconductor
interface
semiconductor device
matching
semiconductor surfaces
Prior art date
Application number
KR1019950000679A
Other languages
English (en)
Other versions
KR100337263B1 (ko
Inventor
에이. 키쉬 2세 프레드
에이. 반데어바터 데이비드
Original Assignee
조나단 비. 펜
휴렛트-팩카드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조나단 비. 펜, 휴렛트-팩카드 캄파니 filed Critical 조나단 비. 펜
Publication of KR950034485A publication Critical patent/KR950034485A/ko
Application granted granted Critical
Publication of KR100337263B1 publication Critical patent/KR100337263B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/08—Preparation of the foundation plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 금속적 상호층 및 이들 옴 인터페이스에 의해 형성되는 반도체 디바이스없이 단극(이소형) 화합물 반도체 웨이퍼 사이에 옴 인터페이스를 형성하는 방법을 개시한다. 옴 인터페이스는 웨이퍼 표면의 크리스탈리소그라픽 결정방향과 두 웨이퍼의 표면내 회전 정렬을 동시에 정합시킨후 이들을 결합 옴 인터페이스를 형성하기 위해 높은 온도하에서 단축 압력을 인가함으로써 형성된다. 이러한 옴 인터페이스는 전기 흐름이 한 결합 웨이퍼에서 다른 결합 웨이퍼로 통과하는 디바이스의 실제적 구현을 위해 필요하다.

Description

반도체 디바이스 및 적어도 두 반도체 표면을 결합하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제9도는 선택적으로 생성된 다중크리스탈라인의 영역 또는 결합중인 웨이퍼내 무정형 지역과 결합되는 본 발명이 동일한 인터페이스 양단간에 도체 영역 및 비도체의 영역을 생성할 수 있는 방법을 도시하는 도면.

Claims (21)

  1. 최소 동반 전압 강하률 갖는 낮은 전기 서항을 나타내는 결합 인터페이스를 형성하며, 결합되는 상기 표면중 적어도 하나는 화합물 반도체를 포함하고, 상기 두 표면은 유사한 도핑 형태를 포함하는 적어도 두 반도체 표면을 결합하는 방법으로서, 상기 방법은; 상기 두 반도체 표면은 가열하는 단계와; 상기 두 반도체 표면의 상기 표면 결정방향을 정합시키는 단계와; 상기 두 반도체 표면의 상기 회전 정렬을 정합시키는 단계와; 단축 압력을 상기 가열되고, 결정방향을 이루고 정렬된 표면에 인가하는 단계를 포함하는 적어도 두 반도체 표면을 결합하는 방법.
  2. 제1항에 있어서, 가열과, 상기 표면 결정방향을 정합시키고, 상기 회전 정렬을 정합시키며, 단축 압력을 인가하는 상기 단계는 임의의 순서로 발생할 수 있는 적어도 두 반도체 표면을 결합하는 방법.
  3. 제1항에 있어서, 상기 표면의 결정방향간 상기 차의 크기는 결코 6°보다 작지 않으며 상기 표면의 회전 정렬간의 상기 차는 결코 20°보다 작지 않은 적어도 두 반도체 표면을 결합하는 방법.
  4. 제3항에 있어서, 상기 표면 결정방향을 정합시키고 상기 회전 정렬을 정합시키는 상기 단계는 상기 반도체 표면의 상기 크리스탈 구조내에 크리스탈리소그라픽 등가 방향을 포함하기 위해 느슨해지는 적어도 두 반도체 표면을 결합하는 방법.
  5. 제3항에 있어서, 상기 반도체 표면중 적어도 하나는 Inx(AlwGa1-w)1-xP를 포함하며, 여기서 ｘ는 0에서 1의 값을 가지며 w는 0에서 1의 값을 갖는 적어도 두 반도체 표면을 결합하는 방법.
  6. 제5항에 있어서, 상기 제2결합 표면은 Iny(AlzGa1-z)1-yP를 포함하며, 여기서 y는 0에서 1의 값을 가지며 z는 0에서 1의 값을 갖는 적어도 두 반도체 표면을 결합하는 방법.
  7. 제2항에 있어서, 두 표면은 p-형인 적어도 두 반도체 표면을 결합하는 방법.
  8. 제2항에 있어서, 두 표면은 n-형인 적어도 두 반도체 표면을 결합하는 방법.
  9. 적어도 하나의 결합 단극 인터페이스를 포함하는 반도체 디바이스로서, 상기 결합된 단극 인터페이스는 제1반도체층으로부터 최소 전압 강하를 갖는 제2반도체층으로 전류를 통과시키고, 상기 층의 상기 표면 오정렬은 크기에 있어 결고 6°보다 작지 않으며 상기 결합 단극 인터페이스의 상기 표면내 상기 크리스탈리소그라픽방향의 회전 오정렬의 상기 크기는 결코 20°보다 작지 않은 반도체 디바이스.
  10. 제9항에 있어서, 상기 결합된 단극 인터페이스와 인접하는 상기 층의 정렬은 웨이퍼 표면 오결정방향 및 웨이퍼 회전 정렬의 상기 각도를 유지하는 동안 크리스탈리소그라픽 등가 방향을 더 포함하기 위해 느슨해지는 반도체 디바이스.
  11. 제9항에 있어서, 상기 층중 적어도 하나는 Inx(AlwGa1-w)1-xP를 포함하며, 여기서 x는 0에서 1의 값을 가지며 w는 0에서 1의 값을 갖는 반도체 디바이스.
  12. 제11항에 있어서, 층 모두는 Iny(AlzGa1-z)1-yP를 포함하는 반도체 디바이스.
  13. 제6항에 있어서, 상기 적어도 두 반도체 표면중 적어도 하나는 무정형 및 다중크리스탈라인 반도체를 포함하고, 상기 패턴화된 표면과 옴 영역 및 비옴 도체를 형성하는 상기 제2반도체 표면을 결합하는 물질 그룹 중 패턴화된 영역을 포함하는 적어도 두 반도체 표면을 결합하는 방법.
  14. 제9항에 있어서, 상기 결합된 단극 인터페이스는 최소 전압 강하를 갖는 전류를 통과시키지 않는 영역을 포함하며, 이들 영역은 무정형 및 다중 크리스탈라인 반도체를 포함하는 물질 그룹으로부터의 물질을 갖는 상기 반도체층중 적어도 한 층에서 패턴화함으로써 형성되는 반도체 디바이스.
  15. 제1항에 있어서, 상기 두 반도체 표면은 200℃ 내지 1100℃의 상기 범위내의 온도까지 가열되는 적어도 두 반도체 표면을 결합하는 방법.
  16. 제1항에 있어서, 상기 두 반도체 표면은 유사한 크리스탈 구조를 포함하는 적어도 두 반도체 표면을 결합하는 방법.
  17. 제15항에 있어서, 상기 두 반도체 표면은 700℃ 내지 1000℃ 의 상기 범위내의 온도까지 가열되는 적어도 두 반도체 표면을 결합하는 방법.
  18. 제4항에 있어서, 적어도 두 반도체 표면은 기하학적 스케일링 인자내에 동일한 원자 정렬을 포함하는 상기 크리스탈 구조를 갖는 상이한 크리스탈 구조를 포함하는 적어도 두 반도체 표면을 결합하는 방법.
  19. 제10항에 있어서, 상기 제1 및 제2반도체층은 기하학적 스케일링 인자내에 동일한 원자 정렬을 포함하는 상기 크리스탈 구조를 갖는 상이한 크리스탈 구조를 포함하는 반도체 디바이스.
  20. 제7항에 있어서, 상기 p-형 표면의 상기 도핑 레벨은 상기 인터페이스 양단간의 상기 저항을 최소화하기 위해 적어도 3×1017cm-3까지 증가되는 적어도 두 반도체 표면을 결합하는 방법.
  21. 제8항에 있어서, 상기 n-형 표면의 상기 도핑 레벨은 상기 인터페이스 양단간의 상기 저항을 최소화하기 위해 적어도 3×1017cm-3까지 증가되는 적어도 두 반도체 표면을 결합하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950000679A 1994-01-18 1995-01-17 반도체디바이스및반도체표면결합방법 KR100337263B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US18345794A 1994-01-18 1994-01-18
US8/183,457 1994-01-18
US08/183,457 1994-01-18

Publications (2)

Publication Number Publication Date
KR950034485A true KR950034485A (ko) 1995-12-28
KR100337263B1 KR100337263B1 (ko) 2002-11-20

Family

ID=22672868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000679A KR100337263B1 (ko) 1994-01-18 1995-01-17 반도체디바이스및반도체표면결합방법

Country Status (6)

Country Link
US (1) US5661316A (ko)
EP (1) EP0664557B1 (ko)
JP (1) JP4008048B2 (ko)
KR (1) KR100337263B1 (ko)
DE (1) DE69433951T2 (ko)
TW (1) TW289837B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869431B1 (ko) * 2001-09-14 2008-11-21 도와 홀딩스 가부시끼가이샤 노치를 갖는 화합물 반도체 웨이퍼

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165467B1 (ko) * 1995-10-31 1999-02-01 김광호 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법
US6784463B2 (en) * 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
US6054369A (en) * 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
AU747260B2 (en) 1997-07-25 2002-05-09 Nichia Chemical Industries, Ltd. Nitride semiconductor device
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6171972B1 (en) 1998-03-17 2001-01-09 Rosemount Aerospace Inc. Fracture-resistant micromachined devices
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
EP1168539B1 (en) 1999-03-04 2009-12-16 Nichia Corporation Nitride semiconductor laser device
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
DE60042187D1 (de) 1999-06-09 2009-06-25 Toshiba Kawasaki Kk Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
US6333208B1 (en) 1999-07-13 2001-12-25 Li Chiung-Tung Robust manufacturing method for making a III-V compound semiconductor device by misaligned wafer bonding
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
JP2002141556A (ja) * 2000-09-12 2002-05-17 Lumileds Lighting Us Llc 改良された光抽出効果を有する発光ダイオード
US7064355B2 (en) * 2000-09-12 2006-06-20 Lumileds Lighting U.S., Llc Light emitting diodes with improved light extraction efficiency
US7053419B1 (en) 2000-09-12 2006-05-30 Lumileds Lighting U.S., Llc Light emitting diodes with improved light extraction efficiency
US6525335B1 (en) 2000-11-06 2003-02-25 Lumileds Lighting, U.S., Llc Light emitting semiconductor devices including wafer bonded heterostructures
FR2819099B1 (fr) * 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
JP2002250826A (ja) * 2001-02-22 2002-09-06 Nec Corp チップ、チップの製造方法およびチップ収容モジュール
US6987613B2 (en) * 2001-03-30 2006-01-17 Lumileds Lighting U.S., Llc Forming an optical element on the surface of a light emitting device for improved light extraction
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US6436794B1 (en) 2001-05-21 2002-08-20 Hewlett-Packard Company Process flow for ARS mover using selenidation wafer bonding before processing a media side of a rotor wafer
US6440820B1 (en) 2001-05-21 2002-08-27 Hewlett Packard Company Process flow for ARS mover using selenidation wafer bonding after processing a media side of a rotor wafer
AU2002307578A1 (en) 2002-04-30 2003-12-02 Agency For Science Technology And Research A method of wafer/substrate bonding
US7361593B2 (en) 2002-12-17 2008-04-22 Finisar Corporation Methods of forming vias in multilayer substrates
US7259466B2 (en) 2002-12-17 2007-08-21 Finisar Corporation Low temperature bonding of multilayer substrates
FR2850487B1 (fr) 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
US7175707B2 (en) * 2003-03-24 2007-02-13 Hitachi Cable Ltd. P-type GaAs single crystal and its production method
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7009213B2 (en) 2003-07-31 2006-03-07 Lumileds Lighting U.S., Llc Light emitting devices with improved light extraction efficiency
FR2864336B1 (fr) 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US20060091412A1 (en) * 2004-10-29 2006-05-04 Wheatley John A Polarized LED
US7462502B2 (en) * 2004-11-12 2008-12-09 Philips Lumileds Lighting Company, Llc Color control by alteration of wavelength converting element
US7419839B2 (en) * 2004-11-12 2008-09-02 Philips Lumileds Lighting Company, Llc Bonding an optical element to a light emitting device
US7341878B2 (en) * 2005-03-14 2008-03-11 Philips Lumileds Lighting Company, Llc Wavelength-converted semiconductor light emitting device
US7804100B2 (en) * 2005-03-14 2010-09-28 Philips Lumileds Lighting Company, Llc Polarization-reversed III-nitride light emitting device
US8748923B2 (en) * 2005-03-14 2014-06-10 Philips Lumileds Lighting Company Llc Wavelength-converted semiconductor light emitting device
FR2895571B1 (fr) * 2005-12-28 2008-04-18 Commissariat Energie Atomique Procede de realisation d'une jonction pn electroluminescente en materiau semi-conducteur par collage moleculaire
JP4952883B2 (ja) * 2006-01-17 2012-06-13 ソニー株式会社 半導体発光素子
US7642197B2 (en) * 2007-07-09 2010-01-05 Texas Instruments Incorporated Method to improve performance of secondary active components in an esige CMOS technology
TWI362769B (en) 2008-05-09 2012-04-21 Univ Nat Chiao Tung Light emitting device and fabrication method therefor
FR2937797B1 (fr) * 2008-10-28 2010-12-24 S O I Tec Silicon On Insulator Tech Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante
US9004050B2 (en) 2012-04-19 2015-04-14 Ford Global Technologies, Llc Gaseous fuel rail sensor diagnostics
US9482176B2 (en) 2012-06-13 2016-11-01 Ford Global Technologies, Llc System and method for compensating gaseous fuel injection
TWI560905B (en) * 2014-11-19 2016-12-01 Univ Nat Sun Yat Sen A light emitting element and manufacturing method thereof
US10381508B2 (en) 2014-11-19 2019-08-13 National Sun Yat-Sen University Light emitting element with an enhanced electroluminescence effect

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770474B2 (ja) * 1985-02-08 1995-07-31 株式会社東芝 化合物半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869431B1 (ko) * 2001-09-14 2008-11-21 도와 홀딩스 가부시끼가이샤 노치를 갖는 화합물 반도체 웨이퍼

Also Published As

Publication number Publication date
EP0664557B1 (en) 2004-08-18
EP0664557A3 (en) 1996-08-07
DE69433951D1 (de) 2004-09-23
JP4008048B2 (ja) 2007-11-14
DE69433951T2 (de) 2005-09-08
JPH07221023A (ja) 1995-08-18
TW289837B (ko) 1996-11-01
EP0664557A2 (en) 1995-07-26
KR100337263B1 (ko) 2002-11-20
US5661316A (en) 1997-08-26

Similar Documents

Publication Publication Date Title
KR950034485A (ko) 반도체 디바이스 및 적어도 두 반도체 표면을 결합하는 방법
CN102446706B (zh) 具有石墨芯的复合晶片及其制造方法
CN101385126B (zh) 包括外延生长在单晶衬底上的石墨烯层的器件
US4819037A (en) Semiconductor device
US5783477A (en) Method for bonding compounds semiconductor wafers to create an ohmic interface
JPS6347983A (ja) 炭化珪素電界効果トランジスタ
US4062698A (en) Photoelectrical converter
JP2576433B2 (ja) 半導体装置用保護回路
US7767501B2 (en) Devices using abrupt metal-insulator transition layer and method of fabricating the device
JPH051627B2 (ko)
US5422336A (en) Superconducting FET with Pr-Ba-Cu-O channel
KR20230033814A (ko) 다층 게이트 절연막내의 반 강유전 커플된 분극현상을 사용한 터널링 전계 효과 트랜지스터
JP2817718B2 (ja) トンネルトランジスタおよびその製造方法
FR2666175A1 (fr) Transistor a effet de champ a supraconducteur.
EP0478463B1 (en) Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material
JPS6143474A (ja) 半導体装置
Sakai et al. Investigation of IV characteristics of intrinsic Josephson junctions in Bi-2223 thin films
JPH01194315A (ja) 炭化珪素半導体素子
JP2506872B2 (ja) 超電導ダイオ―ド
JPH0738054A (ja) 半導体装置
JPS62204519A (ja) 炭化シリコンデバイスの基板構造
JPH036856A (ja) 絶縁ゲート型半導体装置及びその形成方法
Ali et al. Junctions Between Amorphous and Crystalline Silicon
JP2738144B2 (ja) 超電導素子および作製方法
KR19980043739A (ko) 단 전자 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 13

EXPY Expiration of term