KR950030234A - 반도체장치의 주변 노광방법 - Google Patents
반도체장치의 주변 노광방법 Download PDFInfo
- Publication number
- KR950030234A KR950030234A KR1019940008862A KR19940008862A KR950030234A KR 950030234 A KR950030234 A KR 950030234A KR 1019940008862 A KR1019940008862 A KR 1019940008862A KR 19940008862 A KR19940008862 A KR 19940008862A KR 950030234 A KR950030234 A KR 950030234A
- Authority
- KR
- South Korea
- Prior art keywords
- peripheral exposure
- exposure
- stepper
- semiconductor device
- predetermined
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
- G03F7/2028—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체장치의 주변 노광방법에 관한 것으로, 별도의 주변 노광장비없이 스텝퍼를 이용하여 주변노광을 행할 수 있도록 한 것이다.
본 발명은 스텝퍼를 마스크를 로딩하지 않은 상태로 만드는 단계와, 상기 스텝퍼에 소정의 주변 노광프로그램을 로딩하는 단계, 감광제가 도포된 웨이퍼를 상기 스텝퍼에 로딩하는 단계, 상기 주변 노광프로그램에 따라 주변 노광작업을 실시하는 단계로 이루어지는 반도체장치의 주변 노광방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
Claims (5)
- 스텝퍼를 마스크를 로딩하지 않은 상태로 만드는 단계와, 상기 스텝퍼에 소정의 주변노광 프로그램을 로딩하는 단계, 감광제가 도포된 웨이퍼를 상기 스텝퍼에 로딩하는 단계, 상기 주변노광 프로그램에 따라 주변노광작업을 실시하는 단계로 이루어지는 것을 특징으로 하는 반도체장치의 주변노광방법.
- 제1항에 있어서, 상기 주변노광 프로그램은 웨이퍼의 주변노광할 스텝 사이즈 및 샷의 행과 열을 정하는 단계와, 정해진 모든 행과 소정의 열의 노광시간을 0으로 하는 단계, 모든 행과 소정의 열의 노광시간을 감광제가 충분히 반응할 수 있는 시간으로 세트하는 단계, 메인칩과 충분히 분리될 수 있도록 소정의 열의 레이아웃을 소정방향으로 이동시키는 단계의 순서로 이루어지는 것을 특징으로 하는 반도체장치의 주변노광방법.
- 제2항에 있어서, 상기 열은 2열로 하는 것을 특징으로 하는 반도체장치의 주변노광방법.
- 제2항에 있어서, 노광시간을 0으로 하는 열은 아래쪽 열임을 특징으로 하는 반도체장치의 주변노광방법.
- 제2항에 있어서, 노광시간을 감광제가 충분히 반응할 수 있도록 세트하는 열은 윗쪽 열임을 특징으로 하는 반도체장치의 주변노광방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940008862A KR0144251B1 (ko) | 1994-04-26 | 1994-04-26 | 반도체장치의 주변노광방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940008862A KR0144251B1 (ko) | 1994-04-26 | 1994-04-26 | 반도체장치의 주변노광방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950030234A true KR950030234A (ko) | 1995-11-24 |
KR0144251B1 KR0144251B1 (ko) | 1998-08-17 |
Family
ID=19381777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940008862A KR0144251B1 (ko) | 1994-04-26 | 1994-04-26 | 반도체장치의 주변노광방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0144251B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100399482B1 (ko) * | 2001-08-23 | 2003-09-29 | (주)씨앤에스 테크놀로지 | 영상전화기의 자동응답 녹음 및 재생 장치 |
-
1994
- 1994-04-26 KR KR1019940008862A patent/KR0144251B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100399482B1 (ko) * | 2001-08-23 | 2003-09-29 | (주)씨앤에스 테크놀로지 | 영상전화기의 자동응답 녹음 및 재생 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR0144251B1 (ko) | 1998-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950004464A (ko) | 칩 범프의 제조방법 | |
KR940016868A (ko) | 대형 다이(Die)의 광리소그래피 장치 및 그 방법 | |
KR910019236A (ko) | 반도체장치 | |
KR950030234A (ko) | 반도체장치의 주변 노광방법 | |
KR960024647A (ko) | 반도체소자용 노광마스크 | |
KR970018110A (ko) | 반도체장치의 패턴 형성방법 | |
TWI238456B (en) | Composite layer method for minimizing PED effect | |
JPS55162219A (en) | Semiconductor wafer | |
JP3955457B2 (ja) | フォトマスク及びウェハ基板の露光方法 | |
KR960035156A (ko) | 노광장치의 렌즈 비점수차(Lens Astignatism) 측정방법 | |
KR910001875A (ko) | 노광용 마스크의 제조방법 | |
KR0169226B1 (ko) | 반도체장치의 패드부 형성방법 | |
KR920018884A (ko) | 반도체장치의 테스트 엘리멘트 그룹의 설계방법 | |
KR970076077A (ko) | 더미패턴을 사용하는 반도체소자의 제조방법 | |
KR950015552A (ko) | 다층배선을 갖는 고집적회로의 포토레지스트 체크 패턴 | |
KR950027940A (ko) | 버니어 | |
KR960019485A (ko) | 노광마스크 | |
KR950012594A (ko) | 반도체 장치의 제조방법 | |
JPS5679430A (en) | Manufacture of semiconductor integrated circuit device | |
KR920003515A (ko) | 반도체장치의 제조방법 및 호트 마스크 | |
JPH05190681A (ja) | 半導体装置 | |
KR970072003A (ko) | 모의 패턴을 갖는 레티클 | |
KR950027967A (ko) | 포토마스크(photomask) 제작방법 | |
KR970012970A (ko) | 반도체장치의 제조에 사용되는 레티클 (reticle) | |
JPH10335605A (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |