KR950023187A - 전전자 교환기용 시공간 분할 스위칭 회로 - Google Patents
전전자 교환기용 시공간 분할 스위칭 회로 Download PDFInfo
- Publication number
- KR950023187A KR950023187A KR1019930026453A KR930026453A KR950023187A KR 950023187 A KR950023187 A KR 950023187A KR 1019930026453 A KR1019930026453 A KR 1019930026453A KR 930026453 A KR930026453 A KR 930026453A KR 950023187 A KR950023187 A KR 950023187A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- exchange
- pair
- processor
- switching circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
본 발명은 전전자 교환기용 시공간 분할 스위칭 회로에 관한 것으로, 특히 간단한 구조로 용량을 증가시킴과 동시에 잡음현상을 제거한 전전자 교환기용 시공간 분할 스위칭 회로에 관한 것이다.
본 발명의 전전자 교환기용 시공간 분할 스위칭 회로는 메인클럭보드로 부터 제1내지 제3클럭을 수신하여 래치클럭과 제1 및 제2 어드레스 신호를 발생하기 위한 어드레스 발생수단과, 각각 32서브하이웨이를 통해 직렬음성채널 데이타를 수신하여 병렬 8비트로 다중화를 수행하는 한 쌍의 멀티플렉서와, 프로세서와 교환정보에 관한 직렬 형태의 제어데이타와 어드레스를 주고받기 위한 프로세서 인터페이스와, 각각 상기 프로세서 인터페이스를 통하여 프로세서로부터의 교환정보에 관한 제어데이타가 랜덤기입되고 상기 제1어드레스 신호에 따라 순차적으로 제어데이타가 판독되는 한쌍의 제어메모리 수단과, 각각 상기 멀티플렉서로부터 병렬 8비트 음성데이타를 상기 제2어드레스신호에 따라 순차기입하고, 상기 제어메모리 수단으로 부터 출력된 제어데이타에 따라 8비트 음성데이타가 랜덤 판독되는 방식으로 타임슬롯 교환이 실행되는 한쌍의 타임슬롯 교환수단으로 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 바람직한 일실시예에 따른 시공간 분할 스위칭 회로의 블록도,
제4도는 하위 프로세서와 프로세서 인터페이스 간의 데이타 전송에 사용되는 제어포멧이다.
Claims (4)
- 메인클럭보드로 부터 제1내지 제3클럭을 수신하여 래치클럭과 제1 및 제2어드레스 신호를 발생하기 위한 어드레스 발생수단과, 각각 32서브하이웨이를 통해 직렬음성채널 데이타를 수신하여 병렬 8비트로 다중화를 수행하는 한 쌍의 멀티플렉서와, 프로세서와 교환정보에 관한 직렬형태의 제어데이타와 어드레스를 주고받기 위한 프로세서 인터페이스와, 각각 상기 프로세서 인터페이스를 통하여 프로세서로부터의 교환정보에 관한 제어데이타가 랜덤기입되고 상기 제1어드레스 신호에 따라 순차적으로 제어데이타가 판독되는 한쌍의 제어메모리 수단과, 각각 상기 멀티플렉서로부터 별렬 8비트 음성데이타를 상기 제2어드레스 신호에 따라 순차기입하고, 상기 제어메모리 수단으로 부터 출력된 제어 데이타에 따라 8비트 음성데이타가 랜덤 판독되는 방식으로 타임슬롯 교환이 실행되는 한쌍의 타임슬롯교환수단으로 구성되는 것을 특징으로 하는 전전자 교환기용 시공간 분할 스위칭 회로.
- 제1항에 있어서, 각각 상기 타임슬롯 교환된 8비트 PCM데이타를 수신하여 출력하기 위한 한 쌍의 출력버퍼와, 각각 상기 타임슬롯교환된 8비트 PCM 데이타로 부터 신호의 상태와 보드의 상태에 대한 정보를 취합하기 위한 한쌍의 패리티 발생기를 더포함하는 것을 특징으로 하는 전전자 교환기용 시공간 분할 스위칭 회로.
- 제1항에 있어서, 상기 각 제어 메모리 수단은 단일포트 SRAM으로 구성되며, 상기 프로세서로부터 수신된 제어데이타의 랜덤 기입 어드레스와 상기 어드레스 발생수단으로 부터 인가되는 제1 어드레스를 다중화하여 출력하기 위한 2입력 디코더를 더포함하는 것을 특징으로 하는 전전자 교환기용 시공간 분할 스위칭 회로.
- 제3항에 있어서, 상기 각 제어 메모리수단은 시분할 방식으로 억세싱되는 것을 특징으로 하는 전전자 교환기용 시공간 분할 스위칭 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026453A KR0153016B1 (ko) | 1993-12-04 | 1993-12-04 | 전전자 교환기용 시공간 분할 스위칭 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026453A KR0153016B1 (ko) | 1993-12-04 | 1993-12-04 | 전전자 교환기용 시공간 분할 스위칭 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950023187A true KR950023187A (ko) | 1995-07-28 |
| KR0153016B1 KR0153016B1 (ko) | 1998-11-16 |
Family
ID=19369897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930026453A KR0153016B1 (ko) | 1993-12-04 | 1993-12-04 | 전전자 교환기용 시공간 분할 스위칭 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0153016B1 (ko) |
-
1993
- 1993-12-04 KR KR1019930026453A patent/KR0153016B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0153016B1 (ko) | 1998-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960015230A (ko) | 반도체 기억 장치 | |
| KR100303780B1 (ko) | 디디알 에스디램에서의 데이터 우선 순위 결정 장치 | |
| JP3169639B2 (ja) | 半導体記憶装置 | |
| KR920009123A (ko) | 셀 스위치 | |
| KR950023187A (ko) | 전전자 교환기용 시공간 분할 스위칭 회로 | |
| KR910006852A (ko) | 메모리 제어 시스템 및 방법 | |
| KR970060223A (ko) | 반도체 기억 장치 및 그 제어 방법 | |
| KR970024633A (ko) | 비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리운용방법 및 그 장치 | |
| JPH11134863A (ja) | 半導体メモリ装置とデータの書き込み方法 | |
| JP3034548B2 (ja) | 時間スイッチ | |
| KR960003488A (ko) | 전전자 교환기에서 동일한 프레임 딜레이를 갖는 타임 스위치 장치 및 방법 | |
| SU1149272A1 (ru) | Устройство дл сопр жени процессора с пам тью | |
| KR950009237B1 (ko) | 동기식 반도체 메모리 장치의 데이타 처리방법 | |
| JP2623519B2 (ja) | 時間スイツチ回路 | |
| KR890003184A (ko) | 디지탈화된 cvsd의 데이타 스위칭 회로 | |
| KR970056097A (ko) | 글로벌 이동통신시스템 단말기의 인터리버 및 디인터리버 | |
| KR920000069A (ko) | 병렬, 직렬 출력 변환기능을 내장하는 메모리 ic | |
| KR960019298A (ko) | 반도체 소자의 신호 변환장치 | |
| KR19990036939A (ko) | 단일 버퍼형과 이중 버퍼형으로써 작동 가능한 시간 다중 스위치 | |
| KR960012890A (ko) | 전전자 교환기의 피씨엠 데이터 송신회로 | |
| KR880009487A (ko) | 델타 변조 교환 시스템에서의 스피치 메모리를 이용한 타임스위치회로의 채널 데이타 디코딩회로 | |
| KR20000014399U (ko) | 어드레스 버스 공유 장치 | |
| KR970049475A (ko) | 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치 | |
| KR970019223A (ko) | 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로 | |
| KR890006015A (ko) | Dm/tdm 방식의 시스템에서 인밴드 신호 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020329 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |