KR950021791A - 반도체 모스펫(mosfet) 제조방법 - Google Patents
반도체 모스펫(mosfet) 제조방법 Download PDFInfo
- Publication number
- KR950021791A KR950021791A KR1019930031863A KR930031863A KR950021791A KR 950021791 A KR950021791 A KR 950021791A KR 1019930031863 A KR1019930031863 A KR 1019930031863A KR 930031863 A KR930031863 A KR 930031863A KR 950021791 A KR950021791 A KR 950021791A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- oxide film
- gate electrode
- field oxide
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 239000004065 semiconductor Substances 0.000 title claims abstract 3
- 238000000034 method Methods 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract 6
- 239000010703 silicon Substances 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 4
- 229920002120 photoresistant polymer Polymers 0.000 claims 4
- 238000010438 heat treatment Methods 0.000 claims 3
- 238000010030 laminating Methods 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 229910052723 transition metal Inorganic materials 0.000 claims 1
- 229910000314 transition metal oxide Inorganic materials 0.000 claims 1
- 150000003624 transition metals Chemical class 0.000 claims 1
- 238000012421 spiking Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 모스펫 제조방법에 관한 것으로 소오스/드레인 전극의 상부에 실리사이드를 형성하여 금속배선과 접속되게 하므로써 스파이킹 현상을 방지하여 필드산화막 상부에로 연장되어 존재하게 하여 소오스/드레인 전극과 금속배선과의 접속 여유도를 증가시키며 가상의 필드산화막을 이용하여 실리콘기판과 게이트전극의 단차를 감소시키는 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 종래의 방법에 따라 제조된 모스펫(MOSFET)의 단면도
제 2a 도 내지 제 2e 도는 본 발명의 방법에 의해 모스펫을 제조하는 과정을 도시한 단면도.
제 3 도는 본 발명의 다른 실시예를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
2 : 채널스토퍼영역3 : 필드산화막
4 : 게이트산화막 5 : 게이트전극
6 : 스페이서 7 : N+이온주입영역
8 : 층간절연막 9 : 콘택홀
10 : 금속배선 11 : 산화막
12 : 질화막 l3 : 폴리실리콘막
14 :가상 필드산화막15 : 제 1 감광막 패턴
16 : N+이온주입영역 17 : 폴리실리콘막
18 : 제 2 감광막 패턴19 : 트렌치
20 : N-영역23 : PSG막
24 : 실리사이드25 : 산화막
26 : 층간절연층
Claims (3)
- 반도체 모스펫 제조방법에 있어서, 실리콘기판에 P-웰을 형성하고 산화막과 질화막을 적층한 다음 사진식각법으로 활성영역의 실리콘기판 상부에만 산화막과 질화막을 남도록 하는 동시에 활성영역중 게이트전극이 형성될 부분은 식각되도록 하고 전체적으로 P+형 불순물을 주입하여 채널스토퍼 영역을 형성하는 공정과, 비활성영역에 필드산화막을 활성영역에 가상의 필드산화막을 동시에 형성하고, 질화막과 산화막을 제거한 후 필드산화막과 가상필드산화막 상부에 감광막 패턴을 형성하고 실리콘기판에 N+이온주입영역을 형성하는 공정과, 감광막 패턴을 제거하고 그 상부에 전체적으로 폴리실리콘막을 적층하고 가상 필드산화막부분을 제외한 나머지 부분에 감광막 패턴을 형성한 다음 폴리실리콘막과 가상필드산화막을 제거하여 트렌치를 형성하는 공정과, 감광막 패턴을 제거한 후 트렌치 내부에 공정의 기술로 게이트전극을 형성하고 트렌치 내부에 게이트산화막과 게이트전극을 형성하는 공정과, PSG막을 전체적으로 증착하고 고온 열처리하여 도프된 N-이온을 게이트전극 주변의 실리콘기판에 확산시켜 N-영역을 형성하는 공정과, 블랜켓 식각공정으로 상기 PSG막을 상기 폴리실리콘막이 노출되기까지 식각하여 게이트전극을 측면에 PSG막 잔여물을 남기는 공정과, 전체적으로 전이 금속과 산화막을 적층한다 음, 고온열처리로 상기 폴리실리콘막과 게이트전극상부에는 실리사이드막이 형성되게 하고 PSG막 잔여물 상부에 있는 전이금속은 산화시켜 전이금속 산화물을 형성하는 공정과, 상기 산화막 상부에 층간절연층을 형성하고, 층간절연층의 일정부분을 제거하여 실리사이드가 노출되는 콘택홀을 형성하고, 금속배선을 형성하는 공정으로 이루어져 금속배선을 하부 도전층에 콘택할때 스파이킹이 발생되지 않도록 형성하는 것을 특징으로 하는 반도체 모스펫 제조방법.
- 제 1 항에 있어서, 산화막과 질화막 사이에 패드용으로 불순물이 도핑되지 않는 폴리실리콘막을 더 적층하는 것을 포함하는 반도체 모스펫 제조방법.
- 제 1 항에 있어서, 상기 블랜켓 식각공정으로 상기 PSG막을 상기 폴리실리콘막이 노출되기까지 식각할때 PSG막과 폴리실리콘막의 식각 선택비가 5 : 1이상으로 하는 것을 특징으로 하는 반도체 모스펫 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031863A KR0126651B1 (ko) | 1993-12-31 | 1993-12-31 | 반도체 모스펫(mosfet) 제조방법 |
| US08/365,293 US5620911A (en) | 1993-12-31 | 1994-12-28 | Method for fabricating a metal field effect transistor having a recessed gate |
| DE4447254A DE4447254C2 (de) | 1993-12-31 | 1994-12-30 | Verfahren zur Herstellung eines Metalloxid-Halbleiterfeldeffekttransistors |
| JP7000039A JP2624948B2 (ja) | 1993-12-31 | 1995-01-04 | Ｍｏｓ−ｆｅｔ製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031863A KR0126651B1 (ko) | 1993-12-31 | 1993-12-31 | 반도체 모스펫(mosfet) 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021791A true KR950021791A (ko) | 1995-07-26 |
| KR0126651B1 KR0126651B1 (ko) | 1998-04-02 |
Family
ID=19374789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930031863A KR0126651B1 (ko) | 1993-12-31 | 1993-12-31 | 반도체 모스펫(mosfet) 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0126651B1 (ko) |
-
1993
- 1993-12-31 KR KR1019930031863A patent/KR0126651B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0126651B1 (ko) | 1998-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2774952B2 (ja) | 半導体素子の製造方法 | |
| KR100446309B1 (ko) | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| JP2003060194A (ja) | 半導体装置とその製造方法 | |
| KR100292939B1 (ko) | 반도체장치및그의제조방법 | |
| KR970053502A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2624948B2 (ja) | Ｍｏｓ−ｆｅｔ製造方法 | |
| KR950021791A (ko) | 반도체 모스펫(mosfet) 제조방법 | |
| JPH07321212A (ja) | チャネルストップ拡散層の形成方法 | |
| KR0170891B1 (ko) | 반도체 모스펫 제조방법 | |
| KR100265595B1 (ko) | 엠엠엘 반도체소자 및 그 제조방법 | |
| KR950015643A (ko) | 트랜지스터 구조 및 그 제조방법 | |
| KR100479820B1 (ko) | 반도체소자의 제조방법 | |
| JP4439678B2 (ja) | 半導体装置の製造方法 | |
| KR950021273A (ko) | 반도체 모스펫(mosfet) 제조방법 | |
| JP3380069B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPS6016469A (ja) | Ｍｉｓ半導体装置の製法 | |
| KR0166487B1 (ko) | 반도체 모스펫 제조방법 | |
| JPH05283680A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| KR100249157B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0349236A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2789998B2 (ja) | 半導体装置 | |
| US6057201A (en) | Method of producing a transistor structure | |
| JPH0677490A (ja) | 縦型電界効果トランジスタ | |
| KR950019936A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |