KR950021348A - 반도체 바이폴라 소자의 메몰층 제조 방법 - Google Patents
반도체 바이폴라 소자의 메몰층 제조 방법 Download PDFInfo
- Publication number
- KR950021348A KR950021348A KR1019930028621A KR930028621A KR950021348A KR 950021348 A KR950021348 A KR 950021348A KR 1019930028621 A KR1019930028621 A KR 1019930028621A KR 930028621 A KR930028621 A KR 930028621A KR 950021348 A KR950021348 A KR 950021348A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- buried layer
- oxide film
- layer
- nitride film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
반도체 바이폴라 소자에서 메몰층을 형성하는 방법으로서, 가) 실리콘 기판(21)위에 초기 산화막(22)을 형성시키고, 그 위에 질화막(23)을 형성하여 메몰층이 형성될 부위의 상기 산화막(22)과 질화막(23)을 사진식각공정으로 제거하는 단계, 나) 노출된 반도체 기판의 상부에 다시 보호산화막(24)을 형성하고, 불순물 이온을 주입하고, 확산을 위한 열처리 공정을 실시하여 메몰층을 형성하는 단계, 다) 질화막과 산화막을 제거한 후 에피(EPI)층(27)을 형성시키는 단계를 포함하는 반도체 바이플라 소자에서의 메몰층형성방법,
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 바이폴라 소자의 메몰층 제조 방법을 설명하기 위한 메몰층 부위의 단면도.
Claims (3)
- 반도체 바이폴라 소자에서 메몰층을 형성하는 방법에 있어서, 가) 실리콘 기판(21)위에 초기 산화막(22)을 형성시키고, 그 위에 질화막(23)을 형성하여 메몰층이 형성될 부위의 상기 산화막(22)과 질화막(23)을 사진식각공정으로 제거하는 단계, 나) 노출된 반도체 기판의 상부에 다시 보호산화막(24)을 형성하고, 불순물 이온을 주입하고, 확산을 위한 열처리 공정을 실시하여 메몰층을 형성하는 단계, 다) 질화막과 산화막을 제거한후 에피(EPI)층(27)을 형성시키는 단계를 포함하는 반도체 바이플라 소자에서의 메몰층형성방법.
- 제1항에 있어서, 상기 가) 단계에서 상기 초기 산화막(22)과 질화막(23)을 두께 약 1200Å으로 형성하는 것일 특징인 반도체 바이폴라 소자에서의 메몰층형성방법.
- 제1항에 있어서, 상기 나)단계에서 상기 보호산화막(24)을 약1200Å두께로 형성하는 것이 특징인 반도체 바이폴라 소장에서의 메몰층형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93028621A KR970005701B1 (en) | 1993-12-20 | 1993-12-20 | Method of manufacturing buried layer on the semiconductor bipolar device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93028621A KR970005701B1 (en) | 1993-12-20 | 1993-12-20 | Method of manufacturing buried layer on the semiconductor bipolar device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021348A true KR950021348A (ko) | 1995-07-26 |
| KR970005701B1 KR970005701B1 (en) | 1997-04-19 |
Family
ID=19371753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93028621A KR970005701B1 (en) | 1993-12-20 | 1993-12-20 | Method of manufacturing buried layer on the semiconductor bipolar device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970005701B1 (ko) |
-
1993
- 1993-12-20 KR KR93028621A patent/KR970005701B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970005701B1 (en) | 1997-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890012402A (ko) | 반도체 장치의 제조방법 | |
| KR930009062A (ko) | 반도체 집적회로장치의 제조방법 | |
| ATE511701T1 (de) | Verfahren zur herstellung einer schottky varicap diode | |
| KR950021348A (ko) | 반도체 바이폴라 소자의 메몰층 제조 방법 | |
| KR960005880A (ko) | 반도체 바이폴라소자의 메몰층형상방법 | |
| KR970008471A (ko) | 반도체소자 제조방법 | |
| KR900001030A (ko) | 고전압용 반도체 소자 및 그 제조방법 | |
| JPS5559778A (en) | Method of fabricating semiconductor device | |
| KR930003430A (ko) | 반도체 장치 및 그 제조방법 | |
| KR920015451A (ko) | 트랜지스터의 격리층 형성방법 | |
| KR960043104A (ko) | 반도체 장치의 소자분리 방법 | |
| JPS55111129A (en) | Manufacturing method of semiconductor device | |
| JPS5693315A (en) | Manufacture of semiconductor device | |
| KR910001891A (ko) | 횡방향 자기정합을 갖는 바이폴라 트랜지스터의 제조방법 | |
| KR890002991A (ko) | 씨모오스 반도체장치의 제조방법 | |
| KR970077496A (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR980003820A (ko) | 반도체 소자의 폴리실리콘층 패턴 형성방법 | |
| KR910013511A (ko) | 반도체 소자의 소자분리 산화막 형성방법 | |
| KR980006105A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR950009914A (ko) | 반도체 소자의 소오스/드레인 접합부 형성방법 | |
| KR920007181A (ko) | 앤-모스 ldd트랜지스터의 제조방법 | |
| KR980006074A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR940010387A (ko) | 반도체 소자 제조방법 | |
| KR970003697A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |