KR950014536B1 - 불휘발성 메모리장치의 제조방법 - Google Patents

불휘발성 메모리장치의 제조방법 Download PDF

Info

Publication number
KR950014536B1
KR950014536B1 KR1019900010694A KR900010694A KR950014536B1 KR 950014536 B1 KR950014536 B1 KR 950014536B1 KR 1019900010694 A KR1019900010694 A KR 1019900010694A KR 900010694 A KR900010694 A KR 900010694A KR 950014536 B1 KR950014536 B1 KR 950014536B1
Authority
KR
South Korea
Prior art keywords
film
floating gate
gate
control gate
memory device
Prior art date
Application number
KR1019900010694A
Other languages
English (en)
Other versions
KR910003810A (ko
Inventor
마사노리 노다
Original Assignee
소니 가부시기가이샤
오가 노리오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시기가이샤, 오가 노리오 filed Critical 소니 가부시기가이샤
Publication of KR910003810A publication Critical patent/KR910003810A/ko
Application granted granted Critical
Publication of KR950014536B1 publication Critical patent/KR950014536B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

내용 없음.

Description

불휘발성 메모리장치의 제조방법
제1도a-제1도f는 본원 발명의 일실시예에 의한 EPROM의 제조방법을 공정순으로 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : p형 Si기판 2 : 게이트절연막
3 : 다결정 Si막 5 : 폴리사이드막
5b : 고융점금속실리사이드막 9,10 : SiO2막
12 : 소스영역 13 : 드레인영역
FG : 플로팅게이트 CG : 콘트롤게이트
본원 발명은 불휘발성 메모리장치의 제조방법에 관한 것이며, 특히 고융점금속을 포함한 층에 의해 콘트롤게이트를 형성한 플로팅게이트형의 불휘발성 메모리장치의 제조에 적용하여 적합한 것이다.
본원 발명은 플로팅게이트상에 절연막을 통해서 콘트롤게이트가 적층된 구조의 불휘발성 메모리장치의 제조방법에 있어서, 반도체층으로 이루어진 상기 플로팅게이트 및 상기 플로팅게이트상에 적층된 고융점금속을 포함한 층으로 이루어진 상기 콘트롤게이트를 형성하는 공정과, 상기 플로팅게이트 및 상기 콘트롤게이트를 금속원자의 확산을 방지하고, 또한 산소를 투과하는 막에 의해 덮는 공정과, 열산화를 행함으로써 최소한 상기 플로팅게이트의 측벽에 반도체산화막을 형성하는 공정을 구비한다. 이로써, 플로팅게이트의 측벽에 반도체산화막을 형성하기 위한 열산화시에 콘트롤게이트중에 포함되는 금속원자의 아웃디퓨젼이 생기지않고 데이터유지특성이 양호한 불휘발성 메모리장치를 제조할 수 있다.
EPROM(Erasable and Programmable Read Only Memory) 이나 EEPROM(Electrically Erasable and Programmable Read Only Memory)등의 플로팅게이트디바이스에 있어서는 플로팅게이트 및 콘트롤게이트 모두 종래부터 n+형의 다결정실리콘(Si)막에 형성되어 있다. 근년 EPROM이나 EEPROM의 대용량화나 고속화의 요구에 따라, 콘트롤게이트의 재료로서, n+형의 다결정 Si막상의 텅스텐실리사이드(WSi2)막이나 몰리브덴실리사이드(MoSi2)막 등의 고융점금속실리사이드막을 적층한 폴리사이드막이나 고융점금속 등의 저저항재료를 사용할 필요성이 생겼다.
그러나, 플로팅게이트의 주위의 측벽에 막질이 양호한 열산화막을 형성한 편이 양호한 데이터유지특성이 얻어지지만, 이를 위해서는 열산화를 1000℃ 이상의 고온으로 행하는 것이 요망된다.
또한, 일본국 특원소 63(1988)-180167호에 있어서는 콘트롤게이트 및 플로팅게이트를 다결정 Si막 등의 반도제층에 의해 덮는 상태로 열산화를 행함으로써 플로팅게이트의 측벽에 막질이 양호한 반도체 산화막을 형성하고, 이로써 데이터유지특성의 열화를 방지하는 방법이 본 출원인에 의해 제안되어 있다.
고집적의 EPROM이나 EEPROM 등에 있어서는 플로팅게이트 및 콘트롤게이트를 하나의 마스크를 사용해서 동시에 패터닝함으로써 형성하는 더블셀퍼라인방식이 일반적으로 사용되고 있다. 이 더블셀퍼라인방식에서는 메모리트랜지스터의 채널길이방향(소스영역 및 드레인영역을 연결하는 모양)의 플로팅게이트의 측면은 콘트롤게이트와 셀퍼라인으로 형성된다. 이를 위해 콘트롤게이트를 예를들면 폴리사이드막에 의해 형성된 경우에는 플로팅게이트의 측벽에 산화막을 형성하기 위한 열산화시에는 WSi2막 등의 고융점 금속실리사이드막이 노출된 상태로 되어 있다. 그러나, 이 상태에서 예를들면 1000℃ 이상의 고온의 열산화를 행하면,이 고융점금속실리사이드막으로부터 예를들면 텅스텐(W)과 같은 고융점금속원자가 아웃디퓨젼(외방확산)할 가능성이 크다. 이 아웃디퓨젼한 고융점금속원자는 Si기판, 플로팅게이트의 주위에 형성된 열산화막 Si기판상에 형성되는 열산화막 등에 취입되어, 트랩 준위(準位) 등을 형성해서 리크의 원인이 되거나, 산화막의 파괴의 원인이 되거나 하기 쉬웠다.
따라서, 본원 발명의 목적은 플로팅게이트의 측벽에 반도체산화막을 형성하기 위한 열산화시에 콘트롤게이트중 포함된 금속원자의 아웃디퓨젼의 생기지 않고 데이터유지특성이 양호한 불휘발성 메모리장치를 제조할 수 있는 불휘발성 메모리장치의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위해, 본원 발명은 플로팅게이트(FG)상에 절연막(4)을 통해서 콘트롤게이트(CG)가 적층된 구조의 불휘발성 메모리장치의 제조방법에 있어서, 반도체층(3)으로 이루어진 플로팅게이트(FG)및 플로팅게이트(FG)상에 적층된 고융점금속을 포함한 층(5)으로 이루어진 콘트롤게이트(CG)를 형성하는공정과, 플로팅게이트(FG) 및 콘트롤게이트(CG)를 금속원자의 확산을 방지하고, 또한 산소를 투과하는 막(9)에 의해 덮는 공정과, 열산화를 행함으로써 최소한 플로팅게이트(FG)의 측벽에 반도체산화막(10)을 형성하는 공정을 구비한다.
여기서, 금속원자의 확산을 방지하고, 또한 산소를 투과하는 막(9)으로서는 예를들면 SiO2막, 인실리케이트유리(PSG)막, 비소실리케이트유리(AsSG)막, 붕소인실리케이트유리(BPSG)막 등을 사용할 수 있다.
플로팅게이트(FG)를 구성하는 반도제층(3)으로서는 예를들면 다결정 Si막을 사용할 수 있다.
상기 수단에 의하면, 플로팅게이트(FG)의 측벽에 반도체산화막(10)을 형성하기 위한 열산화시에는 플로팅게이트(FG) 및 콘트롤게이트(CG)는 금속원자의 확산을 방지하고, 또한 산소를 투과하는 막(9)에 의해 덮여 있으므로, 이 열산화를 예를들면 1000℃ 이상의 고온으로 행해도 고융점금속을 포함한 층(5)으로 이루어진 콘트롤게이트(CG)로부터의 고융점금속원자의 아웃디퓨젼을 이 막(9)에 의해 방지할 수 있다. 또한, 이것에 의해 보다 고온에서의 열산화가 가능해지는 것 및 막(9)을 통해서 열산화가 비교적 느린 속도로 안정되게 행해짐으로써, 플로팅게이트(FG)의 측벽에 막질이 양호한 반도체산화막(10)을 형성할 수 있으며, 따라서 양호한 데이터유지 특성을 얻을 수 있다.
상기에 의해 플로팅게이트(FG)의 측벽에 반도체산화막(10)을 형성하기 위한 열산화시에 콘트롤게이트(CG)중에 함유되는 금속원자의 아웃디퓨젼이 생기지 않고 데이터유지특성이 양호한 불휘발성 메모리장치를 제조할 수 있다.
이하, 본원 발명의 일실시예에 내해서 도면을 참조하면서 설명한다. 이 실시예는 본원 발명을 EPROM의 제조에 적용한 실시예이다.
제1도a-제1도f는 본원 발명의 일실시예에 의한 EPROM의 제조방법을 공정순으로 도시한다.
이 실시예에 있어서는, 제1도a에 도시한 바와 같이 예를들면 필드절연막(도시생략)이 형성되어 미리 소자간 분리가 행해진 예를들면 p형 Si기판(1)상에 예를들면 SiO2막과 같은 게이트절연막(2), 플로팅게이트형성용의 예를들면 n+형의 다결정 Si막(3), 예를들면 SiO2막과 같은 절연막(4) 및 콘트롤게이트형성용의 폴리사이드막(5)을 형성하고, 이 폴리사이드막(5)상에 리토그라피에 의해 소정 형상의 레지스트패턴(6)을 형성한다. 여기서, 폴리사이드막(5)은 불순물이 도프된 예를들면 n+형의 다결정 Si막(5a)과, 그위에 형성된 예를들면 WSi2막이나 MoSi2막과 같은 고융점 금속실리사이드막(5b)으로 이루어진다. 또한, 이 제1도a에 도시한 상태에서는 플로팅게이트형성용의 다결정 Si막(3)은 이 제1도a에 도시한 단면에 수직인 방향에 대해서는 이미 패턴화되어 있는 것으로 한다.
다음에, 더블셀퍼라인방식에 따라서, 상기 레지스트패턴(6)을 마스크로서 폴리사이드막(5), 절연막(4) 및 다결정 Si막(3)을 예를들면 반응성이온에칭(RIE)법에 의해 기판 표면과 수직방향으로 이방성(異方性)에칭한다. 이로써, 제1도B도에 도시한 바와 같이, 플로팅게이트(FG) 및 콘트롤게이트(CG)가 셀퍼라인으로 형성된다.
다음에, 제1도C에 도시한 바와같이, 레지스트패턴(6)을 마스크로 하여 p형 Si기판(1)중에 예를들면 인(P)과 같은 n형 불순물을 저농도로 이온주입함으로써, 예를들면 n-형의 저불순물농도의 반도체영역(7),(8)을 플로팅게이트(FG) 및 콘트롤게이트(CG)에 대해서 셀퍼라인으로 형성한다.
다음에, 제1도D에 도시한 바와같이, 금속원자의 확산을 방지하고, 또한 산소(O2)를 투과하는 캡층으로서 예를들면 SiO2막(9)을 예를들면 CVD법에 의해 전체면에 형성하고, 플로팅게이트(FG) 및 콘트롤게이트(CG)를 이 SiO2막(9)에 의해 완전히 덮는다. 또한, 예를들면 상압(常庄) CVD법을 사용함으로써, 이 SiO막(9)은 예를들면 400℃ 정도의 저온으로 형성하는 것이 가능하다.
다음에, 이와 같이 플로팅게이트(FG) 및 콘트롤게이트(CG)를 SiO2막(9)에 의해 덮은 상태로 예를들면 1000℃ 정도 이상의 고온의 열산화를 행한다. 이와 같이, 제1도E에 도시한 바와같이 SiO2막(9)에 접하여 있는 플로팅게이트(FG) 및 콘트롤게이트(CG)의 측벽에 열산화법에 의한 SiO2막(10)이 형성된다. 이 SiO2막(10)의 막두께는 예를들면 50-100Å 정도이다. 이 열산화시에는 폴리사이드막으로 이루어지는 콘트롤게이트(CG)의 측면은 SiO2막(9)에 의해 덮여 있으므로, 이 열산화시에 콘트롤게이트(CG)를 구성하는 고융점금속실리사이드막(5b)으로부터 예를들면 W와 같은 고융점금속원자가 아웃디퓨젼하는 것이 방지된다. 또한, 이 열상화에 의해 플로팅게이트(FG)의 양측의 부분의 p형 Si기판(1)의 표면에도 SiO2막(10)이 형성된다.
다음에, 예를들면 RIE법에 의해 SiO2막(9)을 기판표면과 수직방향으로 이방성 에칭함으로써, 제1도f에 도시한 바와같이, SiO2로 이루어진 사이드월스페이서(11)를 형성한다. 다음에, 이 사이드월스폐이서(11)를 마스크로 하여 p형 Si기판(1)중에 예를들면 비소(As)와 같은 n형 불순물을 고농도로 이온 주입한다. 이로써, 이 사이드월스페이서(11)의 아래쪽 부분의 p형 Si기판(1)중에 각각 n-형의 저불순물농도부(12a),(13a)를 가진 예를들면 n+형의 소스영역(12) 및 드레인영역(13)이 플로팅게이트(FG) 및 콘트롤게이토(CG)에 대해서 셀퍼라인으로 형성된다. 단, 이들 저불순물농도부(12a),(13a)는 앞에서 형성된 저불순물농도의 반도체영역(7),(8)의 일부분에 의해 형성된 것이다. 이들 폴로팅게이트(FG), 콘트롤게이트(CG), 소스영역(12)및 드레인영역(13)으로 이루어지는 메모리트랜지스터는 저불순물농도부(13a)에 의해 드레인영역(13)의 근방에 전계를 완화한 LDD(Lightly Doped Drain)구조를 갖는다.
이상과 같이, 이 실시예에 의하면 폴리사이드막(5)으로 이루어지는 콘트롤게이트(CG) 및 플로팅게이트(FG)를 SiO2막(9)에 의해 덮은 상태에서 열산화를 행함으로써 플로팅게이트(FG) 및 이 콘트롤게이트(CG)의 측벽에 SiO2막(10)을 형성하고 있으므로, 이 열산화시에 콘트롤게이트(CG)를 구성하는 고융점금속실리사이드막(5b)으로부터의 고융점금속원자의 아웃디퓨젼을 방지할 수 있다. 이로써, 이 아웃디퓨젼한 고융점금속원자 p형 Si기판(1), 플로팅게이트(FG)의 주위에 형성된 SiO2막(11), 게이트절연막(2) 등에 취입되는 것에 기인하는 트랩 준위의 형성이나 이 SiO2막(11)이나 게이트절연막(2) 등의 파괴의 문제를 해소할 수있다. 또한, 상기와 같이 고융점금속원자의 아웃디퓨젼을 방지할 수 있기 때문에 열산화를 보다 고온으로 행하는 것이 가능해지고, 더욱이 SiO2막(9)을 통해서 열산화를 행하고 있으므로, 이 열산화는 비교적 느린속도로 안정되게 행해진다. 이로써, 플로팅게이트(FG)의 측벽에 막질이 양호한 SiO2막(11)을 형성할 수 있으며, 이로써 데이터유지특성이 양호한 EPROM을 제조할 수 있다.
이상, 본원 발명의 실시예에 대해 구체적으로 설명하였으나, 본원 발명은 상기 실시예에 한정되는 것이 아니고, 본원 발명의 기술적 사상에 따르는 각종 변형이 가능하다.
예를들면, 콘트롤게이트(CG) 형성용 재료로서는 예를들면 고융점금속막을 사용하는 것도 가능하다. 또한, 상기 실시예에 있어서는 메모리트랜지스터가 LDD 구조를 가질 경우에 대해서 설명하였으나, 이 메모리트랜지스터는 반드시 LDD 구조를 할 필요는 없다.
그리고, 상기 실시예에 있어서는 본원 발명을 EPROM의 제조에 적용한 경우에 대해서 설명하였으나, 본원 반명은 예를들면 EEPROM의 제조에 적용하는 것도 가능하다.
이상 설명한 바와같이, 본원 발명에 의하면, 플로팅게이트 및 콘트롤게이트를 금속원자의 확산을 방지하고, 또한 산소를 투과하는 막에 의해 덮은 상태로 열산화를 행하고 있으므로, 플로팅게이트의 측벽에 반도체산화막을 형성하기 위한 열산화시에 콘트롤게이트중에 함유되는 금속원자의 아웃디퓨젼이 생기지 않고 데이터유지특성이 양호한 불휘발성 메모리장치를 제조할 수 있다.

Claims (1)

  1. 폴로당게이트상에 절연막을 통해서 콘트롤게이트가 적층된 구조의 불휘발성 메모리장치의 제조방법에 있어서, 반도체층으로 이루어진 상기 플로팅게이트 및 상기 플로팅게이트상에 적층된 고융점금속을 포함한 층으로 이루어진 상기 콘트롤게이트를 형성하는 공정과, 상기 플로팅게이트 및 상기 콘트롤게이트를 금속원자의 확산을 방지하고, 또한 산소를 투과하는 막에 의해 덮는 공정과, 열산화를 행함으로써 최소한 상기 플로팅게이트의 측벽에 반도체산화막을 형성하는 공정을 구비하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
KR1019900010694A 1989-07-18 1990-07-14 불휘발성 메모리장치의 제조방법 KR950014536B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1186385A JPH0350772A (ja) 1989-07-18 1989-07-18 不揮発性メモリ装置の製造方法
JP89-186385 1989-07-18

Publications (2)

Publication Number Publication Date
KR910003810A KR910003810A (ko) 1991-02-28
KR950014536B1 true KR950014536B1 (ko) 1995-12-05

Family

ID=16187466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010694A KR950014536B1 (ko) 1989-07-18 1990-07-14 불휘발성 메모리장치의 제조방법

Country Status (2)

Country Link
JP (1) JPH0350772A (ko)
KR (1) KR950014536B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07123146B2 (ja) * 1990-07-05 1995-12-25 株式会社東芝 不揮発性半導体記憶装置の製造方法
FR2718289B1 (fr) * 1994-03-30 1996-08-02 Sgs Thomson Microelectronics Cellule mémoire électriquement programmable.
US6445617B1 (en) * 1999-02-19 2002-09-03 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory and methods of driving, operating, and manufacturing this memory
KR100415084B1 (ko) * 2001-06-15 2004-01-13 주식회사 하이닉스반도체 플레쉬 메모리소자의 제조방법
KR100395755B1 (ko) * 2001-06-28 2003-08-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR910003810A (ko) 1991-02-28
JPH0350772A (ja) 1991-03-05

Similar Documents

Publication Publication Date Title
EP0827197B1 (en) Method of manufacturing a non-volatile semiconductor memory device
JP5054865B2 (ja) 半導体装置、不揮発性ランダムアクセスメモリセル、フローティングゲートメモリセルの半導体メモリアレイ、及び、このアレイを形成する方法
JP3371708B2 (ja) 縦型電界効果トランジスタの製造方法
US5585656A (en) High coupling ratio of flash memory
US20050202633A1 (en) Method of manufacturing nonvolatile memory cell
KR100599063B1 (ko) 반도체 장치 및 그 제조 방법
US5972752A (en) Method of manufacturing a flash memory cell having a tunnel oxide with a long narrow top profile
KR950014536B1 (ko) 불휘발성 메모리장치의 제조방법
US6803625B2 (en) Method with trench source to increase the coupling of source to floating gate in split gate flash
KR100854504B1 (ko) 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
JP3447179B2 (ja) 不揮発性半導体メモリ装置とその製造方法
US6108242A (en) Flash memory with split gate structure and method of fabricating the same
US6927132B2 (en) Method for producing nonvolatile semiconductor memory device and the device itself
US6194271B1 (en) Method for fabricating flash memory
US6518131B1 (en) Method for fabricating mask ROM
US7214585B2 (en) Methods of fabricating integrated circuits with openings that allow electrical contact to conductive features having self-aligned edges
US5453634A (en) Non-volatile semiconductor device
EP0893820A2 (en) Anisotropic chemical etching process of silicon oxide in the manufacture of MOS transistor flash EPROM devices
JP3218303B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2987860B2 (ja) 半導体不揮発性メモリの製造方法
KR100406590B1 (ko) 반도체 소자의 게이트 전극 형성방법
JPS628956B2 (ko)
JP2733972B2 (ja) 半導体集積回路装置の製造方法
JPH03211774A (ja) 半導体不揮発性メモリの製造方法
KR100226269B1 (ko) 플래쉬 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031114

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee