KR950010100A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR950010100A KR950010100A KR1019940024100A KR19940024100A KR950010100A KR 950010100 A KR950010100 A KR 950010100A KR 1019940024100 A KR1019940024100 A KR 1019940024100A KR 19940024100 A KR19940024100 A KR 19940024100A KR 950010100 A KR950010100 A KR 950010100A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- substrate
- transistor
- control circuit
- voltage output
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 6
- 239000000758 substrate Substances 0.000 claims abstract 19
- 239000011159 matrix material Substances 0.000 claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 230000002950 deficient Effects 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은, 누설전류가 크다는 등의 불량칩의 유무에 구애되진 않고 동일 웨이퍼상의 복수 칩을 동시에 검사·시험할 수 있고, 검사·시험시간의 단축을 도모해 얻은 EEPROM을 제공하는 것이다.
본 발명은, EEPROM에 있어서 N형 실리콘 기판(9)에 형성된 p형웰(4)에서 메모리 셀이 매트릭스 배열된 메모리 셀 어레이(5)와, 기판(9)의 전압입력부에서 전압출력부가 접속되고, 그 전압출력부에서 전압을 인가하는가의 여부를 외부입력신호에 의해 제어하는 기판전위 제어회로(3)을 구비하며, 기판전위 제어회로(3)로부터 전압출력부에 전압을 인가하지 않도록 제어될 때에 부유상태인 기판(9)을 p형 웰(4)로부터의 pn접합 순방향전류에 의해 충전하는 것을 특징으로 한다.
선택도 : 제1도
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1실시예에 따른 NAND셀형 EEPROM의 개략구성을 도시하는 블록도,
제2도는 실시예의 메모리셀의 하나의 NAND셀부의 평면도와 등가회로도,
제3도는 제2도(a)의 A-A′및 B-B ′단면도.
Claims (5)
- 제1도전형 반도체 기판에 형성된 제2도전형 웰에서 메모리 셀이 매트릭스 배열된 메모리 셀 어레이와, 전압 출력부가 기판전압 입력부와 접속된 기판전압 제어회로부 및, 상기 기판전압 제어회로에서 상기 전압출력부에서 전압을 인가하는가의 여부를 외부입력신호에 의해 제어하는 수단을 구비하여 이루어진 것을 특징으로 하는 반도체 기억장치.
- 제1도전형 반도체 기억장치에 형성된 제2도전형 웰에서 메모리 셀이 매트릭스 배열된 메모리 셀 어레이와, 상기 기판의 전압입력부에서 전압출력부가 접속되고, 그 전압출력부에서 전압을 인가하는가의 여부를 외부입력 신호에 이해 제어하는 기판전압 제어회로 및, 상기 기판전압 제어회로에서 상기 전압출력부에서 전압을 인가하지 않도록 제어될 때에 부유상태에 있는 상기 전압출력부에 전압을 인가하지 않도록 제어될 때에 부유상태에 있는 상기 기판을 상기 제2도전형 웰로부터의 pn접합 순방향전류에 의해 충전하는 수단을 구비하여 이루어진 것을 특징으로 하는 반도체 기억장치.
- 제1도전형 반도체 기판에 형성된 제2도전형 웰에서 메모리 셀이 매트릭스 배열된 메모리 셀 어레이와, 전원 전압입력용 단자 혹은 접지전압 입력전용 단자를 매개로 칩외부로부터 칩내부로 원하는 전압을 입력하는 수단과, 상기 원하는 전압 혹은 칩내부에서 발생한 전압의 어느 하나인 전압이 기판에 인가되는가의 여부를 외부입력신호에 의해 제어하는 수단을 구비하여 이루어진 것을 특징으로 하는 반도체 기억장치.
- 제3항에 있어서, 상기 제어하는 수단은 트랜지스터를 포함하고, 이 트랜지스터의 소오스가 상기 기판과 접속되며, 그 트랜지스터의 드레인이 상기 어느 하나인 전압과 직접 혹은 다른 트랜지스터를 매개로 접속되고, 상기 트랜지스터가 상기 외부입력신호의 레벨에서 연동하여 도통·비도통으로 되는 동작을 구비하며, 상기 기판을상기 동작중의 상기 도통·비도통시에 각각 각각 상기 어느 하나의 전압으로 인가 · 비인가하는 것을 구비하여 이루어진 것을 특징으로 하는 반도체 기억장치.
- 제4항에 있어서, 상기 트랜지스터가 상기 기판에 설치된 웰상에서 형성되고, 상기 트랜지스터의 비도통시에 그 트랜지스터가 형성되는 웰에서 기판전압과 같은 전압을 인가하는 것을 구비하여 이루어진 것을 특징으로 하는 반도체 기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP93-238146 | 1993-09-24 | ||
JP23814693 | 1993-09-24 | ||
JP11923194A JP3683915B2 (ja) | 1993-09-24 | 1994-05-31 | 半導体記憶装置 |
JP94-119231 | 1994-05-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950010100A true KR950010100A (ko) | 1995-04-26 |
KR100192089B1 KR100192089B1 (ko) | 1999-06-15 |
Family
ID=26457009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940024100A KR100192089B1 (ko) | 1993-09-24 | 1994-09-24 | 반도체기억장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5768195A (ko) |
JP (1) | JP3683915B2 (ko) |
KR (1) | KR100192089B1 (ko) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6728851B1 (en) | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US5845313A (en) * | 1995-07-31 | 1998-12-01 | Lexar | Direct logical block addressing flash memory mass storage architecture |
US6978342B1 (en) | 1995-07-31 | 2005-12-20 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
US5657284A (en) * | 1995-09-19 | 1997-08-12 | Micron Technology, Inc. | Apparatus and method for testing for defects between memory cells in packaged semiconductor memory devices |
US6137119A (en) * | 1998-02-27 | 2000-10-24 | Micron Technology, Inc. | Apparatus for isolating a conductive region from a substrate during manufacture of an integrated circuit and connecting the conductive region to the substrate after manufacture |
US7167944B1 (en) | 2000-07-21 | 2007-01-23 | Lexar Media, Inc. | Block management for mass storage |
GB0123421D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Power management system |
GB0123415D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
GB0123416D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
GB0123417D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Improved data processing |
GB0123410D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system for data storage and retrieval |
US7231643B1 (en) | 2002-02-22 | 2007-06-12 | Lexar Media, Inc. | Image rescue system including direct communication between an application program and a device driver |
KR100466984B1 (ko) * | 2002-05-15 | 2005-01-24 | 삼성전자주식회사 | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 |
US6973519B1 (en) | 2003-06-03 | 2005-12-06 | Lexar Media, Inc. | Card identification compatibility |
US7725628B1 (en) | 2004-04-20 | 2010-05-25 | Lexar Media, Inc. | Direct secondary device interface by a host |
US7370166B1 (en) | 2004-04-30 | 2008-05-06 | Lexar Media, Inc. | Secure portable storage device |
US7464306B1 (en) | 2004-08-27 | 2008-12-09 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
US7594063B1 (en) | 2004-08-27 | 2009-09-22 | Lexar Media, Inc. | Storage capacity status |
JP2011198415A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP5466729B2 (ja) * | 2012-06-01 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
JP2015122027A (ja) * | 2013-12-25 | 2015-07-02 | 株式会社東芝 | 半導体システム、半導体部品、及び電源チップ |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51142927A (en) * | 1975-06-04 | 1976-12-08 | Nec Corp | Memory function testing method for mos memory elements |
US4233526A (en) * | 1977-04-08 | 1980-11-11 | Nippon Electric Co., Ltd. | Semiconductor memory device having multi-gate transistors |
JPS5720991A (en) * | 1980-07-15 | 1982-02-03 | Nec Corp | Margin measuring method |
JPS61172295A (ja) * | 1985-01-28 | 1986-08-02 | Mitsubishi Electric Corp | 半導体装置 |
JPS62165791A (ja) * | 1986-01-17 | 1987-07-22 | Mitsubishi Electric Corp | 基板電圧発生回路 |
US5008856A (en) * | 1987-06-29 | 1991-04-16 | Kabushiki Kaisha Toshiba | Electrically programmable nonvolatile semiconductor memory device with NAND cell structure |
JP2685770B2 (ja) * | 1987-12-28 | 1997-12-03 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JPH01231342A (ja) * | 1988-03-11 | 1989-09-14 | Nec Corp | 半導体記憶装置のデータ保持試験方法 |
JPH01267892A (ja) * | 1988-04-18 | 1989-10-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH02203286A (ja) * | 1989-02-01 | 1990-08-13 | Mitsubishi Electric Corp | 半導体装置の試験方法 |
EP0545266A3 (en) * | 1991-11-29 | 1993-08-04 | Nec Corporation | Semiconductor integrated circuit |
-
1994
- 1994-05-31 JP JP11923194A patent/JP3683915B2/ja not_active Expired - Fee Related
- 1994-09-24 KR KR1019940024100A patent/KR100192089B1/ko not_active IP Right Cessation
-
1997
- 1997-05-16 US US08/857,586 patent/US5768195A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3683915B2 (ja) | 2005-08-17 |
KR100192089B1 (ko) | 1999-06-15 |
JPH07142688A (ja) | 1995-06-02 |
US5768195A (en) | 1998-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950010100A (ko) | 반도체 기억장치 | |
US5157291A (en) | Switching circuit for selecting an output signal from plural input signals | |
KR940001251B1 (ko) | 전압 제어회로 | |
US4419586A (en) | Solid-state relay and regulator | |
US4814686A (en) | FET reference voltage generator which is impervious to input voltage fluctuations | |
US5313158A (en) | Test system integrated on a substrate and a method for using such a test system | |
US5157281A (en) | Level-shifter circuit for integrated circuits | |
EP0678919A1 (en) | Semiconductor device having input protection circuit | |
KR930020695A (ko) | 반도체 기억장치 | |
JPH023186A (ja) | ハイキャパシタンス線プログラミング用デコーダ・ドライバ回路 | |
KR900004012A (ko) | 반도체 집적회로장치 및 그 조합전자장치 | |
US4855613A (en) | Wafer scale integration semiconductor device having improved chip power-supply connection arrangement | |
WO1986005933A1 (en) | Cmos power-on reset circuit | |
US4931656A (en) | Means to dynamically discharge a capacitively charged electrical device | |
US4611123A (en) | High voltage analog solid state switch | |
KR970029882A (ko) | 웨이퍼 테스트 신호발생기를 가지는 반도체 메로리 장치 | |
EP0377839A3 (en) | Semiconductor memory device capable of preventing data of non-selected memory cell from being degraded | |
US4714876A (en) | Circuit for initiating test modes | |
KR920000137A (ko) | 불휘발성 반도체기억장치 | |
EP0475346A2 (en) | Semiconductor memory device having means for monitoring bias voltage | |
JP3087839B2 (ja) | 半導体装置、そのテスト方法 | |
KR0149226B1 (ko) | 반도체 회로를 위한 정전기 보호장치 | |
KR910001775A (ko) | 반도체 기억장치 | |
US4423330A (en) | Normally off bilateral switch | |
JPH1079653A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090109 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |