KR950009453A - 컴퓨터 프로세싱 시스템 및 인스트럭션 실행방법 - Google Patents

컴퓨터 프로세싱 시스템 및 인스트럭션 실행방법 Download PDF

Info

Publication number
KR950009453A
KR950009453A KR1019940023113A KR19940023113A KR950009453A KR 950009453 A KR950009453 A KR 950009453A KR 1019940023113 A KR1019940023113 A KR 1019940023113A KR 19940023113 A KR19940023113 A KR 19940023113A KR 950009453 A KR950009453 A KR 950009453A
Authority
KR
South Korea
Prior art keywords
instruction
instructions
buffer
instruction buffer
execution
Prior art date
Application number
KR1019940023113A
Other languages
English (en)
Other versions
KR0133238B1 (ko
Inventor
스코트 레이 데이비드
에드워드 댓처 래리
스탠리 와랜 2세 헨리
Original Assignee
윌리암 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리암 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리암 티. 엘리스
Publication of KR950009453A publication Critical patent/KR950009453A/ko
Application granted granted Critical
Publication of KR0133238B1 publication Critical patent/KR0133238B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3856—Reordering of instructions, e.g. using queues or age tags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Selective Calling Equipment (AREA)
  • Supplying Of Containers To The Packaging Station (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

각 실행장치가 연관된 인스트럭션 버퍼를 가지고 모든 인스트럭션이 순서대로 실행되는 다중 실행장치 프로세싱 시스템(multiple execution unit processing system)이 제공된다. 제1실행장치(장치0)는 항상 가장 오래된 인스트럭션을 포함하고 제2실행장치(장치1)는 가장 최신의 것을 포함한다. 로드, 저장, 가산등과 같은 프로세서 인스트럭션이 인스트럭션캐시버피로 부터 인스트럭션 버퍼(0,1)의 각각에 제공된다. 제1(가장 오래된) 인스트럭션은 버퍼(0)에 배치되고, 제2(가장 최신의) 인스트럭션은 버퍼(1)에 제공된다.
디코딩 단계동안, 인스트럭션이 직전 선행 인스트럭션에 의존하는지를 판단한다. 인스트럭션의 모두가 다른 인스트럭션에 독립적인 경우, 병렬로 실행될 수 있다. 그러나, 제2인스트럭션이 제1인스트럭션에 의존한다면, (제1인스트럭션의 실행에 후속하여) 제1인스트럭션 버퍼로 측방향으로 시프팅된다. 또한, 사용불가능 자원에 의존하는 인스트럭션이 정의될 수 있다. 대부분의 경우, 이들 “사용불가능” 인스트럭션은 실행장치상에 병렬 실행이 가능하다.

Description

컴퓨터 프로세싱 시스템 및 인스트럭션 실행방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 활용할 수 있는 다중 실행 프로세서의 다양한 소자를 도시한 블럭도.

Claims (21)

  1. 제1및제2실행장치를 포함하는 컴퓨터 프로세싱 시스템(computer processing system)에 있어서, 상기 제1 및 제2실행장치와 연관되어 상기 제1 및 제2실행장치에 인스트럭션(instructions)을 제공하기 위한 제1 및 제2인스트럭션 버퍼(instruction buffer)와 상기 제1 및 제2인스트럭션 버퍼내의 상기 인스트럭션이 데이타 종속 인스트럭션(date clependependent instruction)인지 해석(interpret)하는 수단과; 상기 데이타 조속 인스트럭션을 상기 제1실행장치에 제공하되, 다른 인스트럭션이 상기 제2실행장치에 동시에 제공되도록 하는 수단을 포함하는 컴퓨터 프로세싱 시스템.
  2. 제1항에 있어서, 상기 제공 수단은 상기 제2버퍼로 부터 상기 제 1버퍼로 인스트럭션을 이동시키기 위한 수단을 포함하는 컴퓨터 프로세싱 시스템.
  3. 제2항에 있어서, 상기 데이타 종속 인스트럭션은 종속 및 사용불가능 인스트럭션(unavailable instruction)을 포함하고, 상기 다른 인스트럭션은 독립 인스트럭션을 포함하는 컴퓨터 프로세싱 시스템.
  4. 제3항에 있어서, 3개의 다른 저장 장소(distinct storage location)에 저장된 값을 가산하는데 사용되는 인스트럭션이 독립 인스트럭션으로 정의되는 3-포트 가산기(three port adder)를 더 포함하는 컴퓨터 프로세싱 시스템.
  5. 제4항에 있어서, 상기 독립 인스트럭션은 상기 제1 및 제2인스트럭션 버퍼로 부터 상기 제각기의 제1 및 제2실행장치로 병렬 시프팅되는 (shifted in parallel) 컴퓨터 프로세싱 시스템.
  6. 제5항에 있어서, 상기 사용불가능 인스트럭션은 상기 제1 및 제2인스트럭션 버퍼로 부터 상기 제각기의 제1 및 제2실행장치로 병렬 시프팅되는 컴퓨터 프로세싱 시스템.
  7. 제6항에 있어서, 상기 제1인스트럭션 버퍼내의 상기 종속 인스트럭션중의 하나는 상기 제1실행장치로 시프팅되고, 상기 제2인스트럭션 버퍼내의 상기 종속 인스트러션중의 하나는 상기 제1인스트럭션 버퍼(instruction buffer)로 이동되는 컴퓨터 프로세싱 시스템.
  8. 제 7항에 있어서, 상기 제1인스트럭션 버퍼내의 상기 사용불가능 인스트럭션중의 하나와 상기 제2인스트럭션 버퍼내의 상기 독립 인스트럭션중의 하나는 상기 제각기의 제1 및 제2실행장치로 병렬로 시프팅되는 컴퓨터 프로세싱 시스템.
  9. 제8항에 있어서, 상기 제1인스트럭션 버퍼내의 상기 독립 인스트럭션중의 하나는 상기 제1실행장치로 시프팅되고, 상기 제2인스트럭션 버퍼내의 상기 사용불가능 인스트럭션 중의 하나는 상기 제1인스트럭션 버퍼로 이동되는 컴퓨터 프로세싱 시스템.
  10. 제9항에 있어서, 상기 제1인스트럭션 버퍼내의 상기 독립 인스트럭션 중의 하나는 상기 제1실행장치로 시프팅 되고, 상기 제2인스트럭션 버퍼내의 상기 종속 인스트럭션중의 하나는 상기 제1인스트럭션 버퍼로 이동되는 컴퓨터 프로세싱 시스템.
  11. 제1 및 제2실행장치를 구비한 컴퓨터 프로세싱 시스템에서 인스트럭션을 실행하는 방법에 있어서; 상기 제1 및 제2실행장치와 연관되어 상기 제1 및 제2실행장치에 인스트럭션을 제공하는 제1 및 제2인스트럭션 버퍼를 제공하는 단계와 상기 제1 및 제2인스트럭션 버퍼내의 상기 인스트럭션이 데이타 종속 인스트럭션인지를 번역하는 단계와 상기 데이타 종속 인스트럭션을 상기 제1실행장치에 제공하되, 다른 인스트럭션이 상기 제2실행장치에 동시에 제공되도록 하는 단계를 포함하는 인스트럭션 실행방법.
  12. 제11항에 있어서, 상기 시프팅 단계는 상기 제2버퍼로 부터 상기 제1버퍼로 인스트럭션을 이동시키는 단계를 포함하는 인스트럭션 실행방법.
  13. 제12항에 있어서, 상기 데이타 종속 인스트럭션은 종속 및 사용불가능 인스트럭션을 포함하고, 상기 다른 인스트럭션은 독립 인스트럭션을 포함하는 인스트럭션 실행방법.
  14. 제13항에 있어서, 3개의 다른 저장 장소에 저장된 값을 가산하는데 사용되는 인스트럭션이 독립 인스트럭션으로 정의하되 3-포트 가산기를 제공하는 단계를 더 포함하는 인스트럭션 실행방법.
  15. 제14항에 있어서, 상기 독립 인스트럭션을 상기 제1 및 제2인스트럭션 버퍼로부터 상기 제각기의 제1 및 제2실행장치로 병렬로 시프팅하는 단계와; 상기 사용불가능 인스트럭션을 상기 제1 및 제2인스트럭션 버퍼로 부터 상기 제각기의 제1 및 제2실행장치로 병렬로 시프팅하는 당계를 포함하는 인스트럭션 실행방법.
  16. 제15항에 있어서, 상기 제1인스트럭션 버퍼내의 상기 종속 인스트럭션중의 하나를 상기 제1실행장치로 시프팅되는 단계와; 상기 제2인스트럭션 버퍼내의 상기 종속 인스트럭션중의 하나를 상기 제1인스트럭션 버퍼로 이동시키는 단계를 더 포함하는 인스트럭션 실행방법.
  17. 제17항에 있어서, 상기 제1인스트럭션 버퍼내의 상기 사용불가능 인스트럭션중의 하나와 상기 제2인스트럭션 버퍼내의 상기 독립 인스트럭션중의 하나를 상기 제각기의 제1 및 제2실행장치로 시프팅하는 단계를 더 포함하는 인스트럭션 실행방법.
  18. 제17항에 있어서, 상기 제1인스트럭션 버퍼내의 상기 독립 인스트럭션 중의 하나를 상기 제1실행장치로 시프팅하는 단계와; 상기 제2인스트럭션 버퍼내의 상기 사용불가능 인스트럭션 중의 하나를 상기 제1인스트럭션 버퍼로 이동시키는 단계를 더 포함하는 인스트럭션 실행방법.
  19. 제18항에 있어서, 상기 제1인스트럭션 버퍼내의 상기 독립 인스트럭션중의 하나를 상기 제1실행장치로 시프팅하는 단계와; 상기 제2인스트럭션 버퍼내의 상기 종속 인스트럭션 중의 하나를 상기 제1인스트럭션 버퍼로 이동시키는 단계를 더 포함하는 인스트럭션 실행방법.
  20. 제10항에 있어서, 상기 제2인스트럭션 버퍼내의 상기 인스트럭션이 상기 제1인스트럭션 버퍼로 이동되는 것에 후속하여, 상기 제2인스트럭션 버퍼에 하나의 연속적인(successive) 인스트럭션을 제공하는 수단과; 상기 제1 및 제2인스트럭션 버퍼내의 상기 인스트럭션이 상기 제1 및 제2실행장치로 병렬로 시프팅될때, 상기 제1 및 제2실행장치로 병렬로 시프팅될 때, 상기 제1 및 제2인스트럭션 버퍼에 각각 2개의 연속적인 인스트럭션을 제공하기 위한 수단을 더 포함하는 컴퓨터 프로세싱 시스템.
  21. 제19항에 있어서, 상기 제1인스트럭션 버퍼내의 상기 인스트럭션이 상기 제1인스트럭션 버퍼로 이동되는 것에 후속하여, 상기 제2인스트럭션 버퍼에 하나의 연속적인 인스트럭션을 제공하는 단계와; 상기 제1 및 제2인스트럭션 버퍼내의 상기 인스트럭션이 상기 제1 및 제2실행장치로 병렬로 시프팅될때, 상기 제1 및 제2인스트럭션 버퍼에 각각 2개의 연속적인 인스트럭션을 제공하기 위한 단계를 더 포함하는 컴퓨터 인스트럭션 실행방법.
    ※참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019940023113A 1993-09-20 1994-09-14 컴퓨터 프로세싱 시스템 및 인스트럭션 실행방법 KR0133238B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12382893A 1993-09-20 1993-09-20
US08/123.828 1993-09-20
US08/123,828 1993-09-20

Publications (2)

Publication Number Publication Date
KR950009453A true KR950009453A (ko) 1995-04-24
KR0133238B1 KR0133238B1 (ko) 1998-04-24

Family

ID=22411140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023113A KR0133238B1 (ko) 1993-09-20 1994-09-14 컴퓨터 프로세싱 시스템 및 인스트럭션 실행방법

Country Status (11)

Country Link
US (1) US5613080A (ko)
EP (1) EP0644482B1 (ko)
JP (1) JP2788605B2 (ko)
KR (1) KR0133238B1 (ko)
CN (1) CN1047677C (ko)
AT (1) ATE209794T1 (ko)
BR (1) BR9403516A (ko)
CA (1) CA2123442A1 (ko)
DE (1) DE69429226T2 (ko)
ES (1) ES2165375T3 (ko)
TW (1) TW393622B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100222039B1 (ko) * 1996-12-20 1999-10-01 윤종용 수퍼 스칼라 프로세서의 명령 종속성 검증 장치 및 방법
KR100473390B1 (ko) * 2002-05-24 2005-03-08 창 원 석 케이블티브이용 채널분배기

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684971A (en) * 1993-12-27 1997-11-04 Intel Corporation Reservation station with a pseudo-FIFO circuit for scheduling dispatch of instructions
US5717882A (en) * 1994-01-04 1998-02-10 Intel Corporation Method and apparatus for dispatching and executing a load operation to memory
TW353732B (en) * 1994-03-31 1999-03-01 Ibm Processing system and method of operation
JP3180175B2 (ja) * 1995-02-13 2001-06-25 株式会社日立製作所 命令レベルの並列処理制御方法およびプロセッサ
TW448403B (en) * 1995-03-03 2001-08-01 Matsushita Electric Ind Co Ltd Pipeline data processing device and method for executing multiple data processing data dependent relationship
US5802346A (en) * 1995-06-02 1998-09-01 International Business Machines Corporation Method and system for minimizing the delay in executing branch-on-register instructions
GB9514433D0 (en) * 1995-07-14 1995-09-13 Sgs Thomson Microelectronics Computer instruction execution
US5930490A (en) * 1996-01-02 1999-07-27 Advanced Micro Devices, Inc. Microprocessor configured to switch instruction sets upon detection of a plurality of consecutive instructions
US5799167A (en) * 1996-05-15 1998-08-25 Hewlett-Packard Company Instruction nullification system and method for a processor that executes instructions out of order
US5796975A (en) * 1996-05-24 1998-08-18 Hewlett-Packard Company Operand dependency tracking system and method for a processor that executes instructions out of order
US6049864A (en) * 1996-08-20 2000-04-11 Intel Corporation Method for scheduling a flag generating instruction and a subsequent instruction by executing the flag generating instruction in a microprocessor
US5963723A (en) * 1997-03-26 1999-10-05 International Business Machines Corporation System for pairing dependent instructions having non-contiguous addresses during dispatch
US5918034A (en) * 1997-06-27 1999-06-29 Sun Microsystems, Inc. Method for decoupling pipeline stages
US6035388A (en) 1997-06-27 2000-03-07 Sandcraft, Inc. Method and apparatus for dual issue of program instructions to symmetric multifunctional execution units
US5928355A (en) * 1997-06-27 1999-07-27 Sun Microsystems Incorporated Apparatus for reducing instruction issue stage stalls through use of a staging register
US5870578A (en) * 1997-12-09 1999-02-09 Advanced Micro Devices, Inc. Workload balancing in a microprocessor for reduced instruction dispatch stalling
US6393551B1 (en) * 1999-05-26 2002-05-21 Infineon Technologies North America Corp. Reducing instruction transactions in a microprocessor
US6490653B1 (en) * 1999-06-03 2002-12-03 International Business Machines Corporation Method and system for optimally issuing dependent instructions based on speculative L2 cache hit in a data processing system
JP3878508B2 (ja) * 2001-11-08 2007-02-07 松下電器産業株式会社 回路群制御システム
US6895497B2 (en) * 2002-03-06 2005-05-17 Hewlett-Packard Development Company, L.P. Multidispatch CPU integrated circuit having virtualized and modular resources and adjustable dispatch priority
US20040128476A1 (en) * 2002-12-26 2004-07-01 Robert Nuckolls Scheme to simplify instruction buffer logic supporting multiple strands
US20080168260A1 (en) * 2007-01-08 2008-07-10 Victor Zyuban Symbolic Execution of Instructions on In-Order Processors
JP5491071B2 (ja) 2009-05-20 2014-05-14 エヌイーシーコンピュータテクノ株式会社 命令融合演算装置および命令融合演算方法
US9122487B2 (en) * 2009-06-23 2015-09-01 Oracle America, Inc. System and method for balancing instruction loads between multiple execution units using assignment history
US9733941B2 (en) * 2012-10-09 2017-08-15 Advanced Micro Devices, Inc. Technique for translating dependent instructions
US9372695B2 (en) * 2013-06-28 2016-06-21 Globalfoundries Inc. Optimization of instruction groups across group boundaries
US9348596B2 (en) 2013-06-28 2016-05-24 International Business Machines Corporation Forming instruction groups based on decode time instruction optimization
US10417152B2 (en) * 2016-06-03 2019-09-17 International Business Machines Corporation Operation of a multi-slice processor implementing datapath steering
JP7032647B2 (ja) * 2018-04-17 2022-03-09 富士通株式会社 演算処理装置及び演算処理装置の制御方法
CN112559054B (zh) * 2020-12-22 2022-02-01 上海壁仞智能科技有限公司 用于同步指令的方法和计算系统

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771141A (en) * 1971-11-08 1973-11-06 Culler Harrison Inc Data processor with parallel operations per instruction
JPS5140043A (ja) * 1974-10-01 1976-04-03 Nippon Telegraph & Telephone Hanyonyushutsuryokuseigyosochi
JPS5263038A (en) * 1975-10-01 1977-05-25 Hitachi Ltd Data processing device
US4130885A (en) * 1976-08-19 1978-12-19 Massachusetts Institute Of Technology Packet memory system for processing many independent memory transactions concurrently
US4232366A (en) * 1978-10-25 1980-11-04 Digital Equipment Corporation Bus for a data processing system with overlapped sequences
US4376976A (en) * 1980-07-31 1983-03-15 Sperry Corporation Overlapped macro instruction control system
JPS58151655A (ja) * 1982-03-03 1983-09-08 Fujitsu Ltd 情報処理装置
JPS5932045A (ja) * 1982-08-16 1984-02-21 Hitachi Ltd 情報処理装置
US4594655A (en) * 1983-03-14 1986-06-10 International Business Machines Corporation (k)-Instructions-at-a-time pipelined processor for parallel execution of inherently sequential instructions
US4807115A (en) * 1983-10-07 1989-02-21 Cornell Research Foundation, Inc. Instruction issuing mechanism for processors with multiple functional units
US4630195A (en) * 1984-05-31 1986-12-16 International Business Machines Corporation Data processing system with CPU register to register data transfers overlapped with data transfer to and from main storage
US4847755A (en) * 1985-10-31 1989-07-11 Mcc Development, Ltd. Parallel processing method and apparatus for increasing processing throughout by parallel processing low level instructions having natural concurrencies
US5051940A (en) * 1990-04-04 1991-09-24 International Business Machines Corporation Data dependency collapsing hardware apparatus
US4890218A (en) * 1986-07-02 1989-12-26 Raytheon Company Variable length instruction decoding apparatus having cross coupled first and second microengines
US4766566A (en) * 1986-08-18 1988-08-23 International Business Machines Corp. Performance enhancement scheme for a RISC type VLSI processor using dual execution units for parallel instruction processing
JPH0810430B2 (ja) * 1986-11-28 1996-01-31 株式会社日立製作所 情報処理装置
US4837678A (en) * 1987-04-07 1989-06-06 Culler Glen J Instruction sequencer for parallel operation of functional units
EP0312764A3 (en) * 1987-10-19 1991-04-10 International Business Machines Corporation A data processor having multiple execution units for processing plural classes of instructions in parallel
US5247628A (en) * 1987-11-30 1993-09-21 International Business Machines Corporation Parallel processor instruction dispatch apparatus with interrupt handler
US4974155A (en) * 1988-08-15 1990-11-27 Evans & Sutherland Computer Corp. Variable delay branch system
JP2810068B2 (ja) * 1988-11-11 1998-10-15 株式会社日立製作所 プロセッサシステム、コンピュータシステム及び命令処理方法
US5099421A (en) * 1988-12-30 1992-03-24 International Business Machine Corporation Variable length pipe operations sequencing
US5075840A (en) * 1989-01-13 1991-12-24 International Business Machines Corporation Tightly coupled multiprocessor instruction synchronization
US5127091A (en) * 1989-01-13 1992-06-30 International Business Machines Corporation System for reducing delay in instruction execution by executing branch instructions in separate processor while dispatching subsequent instructions to primary processor
US5113515A (en) * 1989-02-03 1992-05-12 Digital Equipment Corporation Virtual instruction cache system using length responsive decoded instruction shifting and merging with prefetch buffer outputs to fill instruction buffer
US5093908A (en) * 1989-04-17 1992-03-03 International Business Machines Corporation Method and apparatus for executing instructions in a single sequential instruction stream in a main processor and a coprocessor
US5197137A (en) * 1989-07-28 1993-03-23 International Business Machines Corporation Computer architecture for the concurrent execution of sequential programs
JP2816248B2 (ja) * 1989-11-08 1998-10-27 株式会社日立製作所 データプロセッサ
US5251306A (en) * 1990-01-16 1993-10-05 Advanced Micro Devices, Inc. Apparatus for controlling execution of a program in a computing device
US5185868A (en) * 1990-01-16 1993-02-09 Advanced Micro Devices, Inc. Apparatus having hierarchically arranged decoders concurrently decoding instructions and shifting instructions not ready for execution to vacant decoders higher in the hierarchy
JP2866421B2 (ja) * 1990-01-19 1999-03-08 株式会社日立製作所 複数パス並列処理方法
US5301341A (en) * 1990-11-28 1994-04-05 International Business Machines Corporation Overflow determination for three-operand alus in a scalable compound instruction set machine which compounds two arithmetic instructions
US5295249A (en) * 1990-05-04 1994-03-15 International Business Machines Corporation Compounding preprocessor for cache for identifying multiple instructions which may be executed in parallel
EP0454985B1 (en) * 1990-05-04 1996-12-18 International Business Machines Corporation Scalable compound instruction set machine architecture
US5504932A (en) * 1990-05-04 1996-04-02 International Business Machines Corporation System for executing scalar instructions in parallel based on control bits appended by compounding decoder
JP2834292B2 (ja) * 1990-08-15 1998-12-09 株式会社日立製作所 データ・プロセッサ
US5257354A (en) * 1991-01-16 1993-10-26 International Business Machines Corporation System for monitoring and undoing execution of instructions beyond a serialization point upon occurrence of in-correct results
US5283874A (en) * 1991-10-21 1994-02-01 Intel Corporation Cross coupling mechanisms for simultaneously completing consecutive pipeline instructions even if they begin to process at the same microprocessor of the issue fee
JPH05127903A (ja) * 1991-10-31 1993-05-25 Toshiba Corp 並列処理マイクロプロセツサ
GB2263565B (en) * 1992-01-23 1995-08-30 Intel Corp Microprocessor with apparatus for parallel execution of instructions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100222039B1 (ko) * 1996-12-20 1999-10-01 윤종용 수퍼 스칼라 프로세서의 명령 종속성 검증 장치 및 방법
KR100473390B1 (ko) * 2002-05-24 2005-03-08 창 원 석 케이블티브이용 채널분배기

Also Published As

Publication number Publication date
JP2788605B2 (ja) 1998-08-20
ATE209794T1 (de) 2001-12-15
ES2165375T3 (es) 2002-03-16
TW393622B (en) 2000-06-11
DE69429226D1 (de) 2002-01-10
EP0644482A1 (en) 1995-03-22
DE69429226T2 (de) 2002-08-08
EP0644482B1 (en) 2001-11-28
BR9403516A (pt) 1995-06-20
KR0133238B1 (ko) 1998-04-24
CN1047677C (zh) 1999-12-22
JPH07105002A (ja) 1995-04-21
CA2123442A1 (en) 1995-03-21
US5613080A (en) 1997-03-18
CN1120195A (zh) 1996-04-10

Similar Documents

Publication Publication Date Title
KR950009453A (ko) 컴퓨터 프로세싱 시스템 및 인스트럭션 실행방법
KR930018378A (ko) 캐쉬 메모리 시스템의 성능최적화 방법 및 장치
KR900012155A (ko) 데이타 처리 시스템
CN1052740A (zh) 带有指令标识装置的数据处理系统
KR940018742A (ko) 슈퍼스칼라 프로세서 시스템에서 복수의 명령어를 단일 사이클로 디스패치하기 위한 방법 및 장치
KR970016945A (ko) 다중 인스트럭션 실행 방법 및 수퍼스칼라 마이크로프로세서
KR920020315A (ko) 병렬프로세서
KR930002961A (ko) 멀티프로세서 파이프라인에 걸리는 프로세싱 로드를 동적으로 균형시키기 위해 높은 레벨의 명령신호를 프로세싱하는 장치 및 방법
KR920001323A (ko) 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법
KR960029963A (ko) 프로세서의 인스트럭션 디스패치 대기시간 감소 방법 및 시스템
JPH03291726A (ja) コンパイル中にソフトウェア・スケジューリング技術を用いてハードウェアのパイプライン処理の中断を最小化する方法
KR890002756A (ko) 데이타 처리가속기
KR950009454A (ko) 다중 실행 장치 처리 시스템 상태의 선택적 저장방법 및 시스템
RU2181214C2 (ru) Флаги кода условия для обработки данных
JPH02148223A (ja) レジスタ退避復活装置
KR970703564A (ko) 분산 데이터 버퍼를 액세싱하기 위한 방법 및 장치(method and apparatus for accessing a distributed data buffer)
KR950027573A (ko) 처리 시스템 및 그이 동작 방법
JPH08161230A (ja) オンデマンドページングにおける先読み方法
KR940009822A (ko) 서브루틴분기명령실행방법
KR950015104A (ko) 버스 감시기를 이용한 불가분 싸이클 지원방법
KR890007164A (ko) 디지탈 데이타 처리기 및 그 방법
KR940005031A (ko) 교환시스템의 사용중 소프트웨어 버젼 변경 방법
JP2979108B2 (ja) データ処理装置における非同期処理の同期化方式
JPH10507550A (ja) メモリ・データを処理する方法と装置及びこの装置を含む通信装置
JPH03119424A (ja) 情報処理方式及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011010

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee