JP2979108B2 - データ処理装置における非同期処理の同期化方式 - Google Patents

データ処理装置における非同期処理の同期化方式

Info

Publication number
JP2979108B2
JP2979108B2 JP2209401A JP20940190A JP2979108B2 JP 2979108 B2 JP2979108 B2 JP 2979108B2 JP 2209401 A JP2209401 A JP 2209401A JP 20940190 A JP20940190 A JP 20940190A JP 2979108 B2 JP2979108 B2 JP 2979108B2
Authority
JP
Japan
Prior art keywords
instruction
branch
unit
asynchronous
asynchronous processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2209401A
Other languages
English (en)
Other versions
JPH0495153A (ja
Inventor
治彦 上埜
陽象 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PII EFU YUU KK
Fujitsu Ltd
Original Assignee
PII EFU YUU KK
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PII EFU YUU KK, Fujitsu Ltd filed Critical PII EFU YUU KK
Priority to JP2209401A priority Critical patent/JP2979108B2/ja
Publication of JPH0495153A publication Critical patent/JPH0495153A/ja
Application granted granted Critical
Publication of JP2979108B2 publication Critical patent/JP2979108B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔概要〕 データ処理装置における非同期処理の同期化方式に関
し、 ハードウェアの増加やオペレーション・コードのビッ
ト長の増加を招くことなく、且つ割込みが待たされるこ
とのないデータ処理装置における非同期処理の同期化方
式を提供することを目的とし、 命令列を記憶する記憶部と、命令実行ユニットと、命
令実行ユニットとは非同期に動作する非同期処理ユニッ
トと、非同期処理ユニットの動作状態を命令実行ユニッ
トに通知する通知手段を有し、 命令実行ユニットは、条件分岐命令が入力された時
に、非同期処理ユニットの動作状態を含む装置の状態が
当該条件分岐命令の分岐条件フィールドで指定された通
りの状態であるか否かを調べ、指定された通りの状態で
ある場合には分岐先アドレス・フィールドで指定された
アドレスに分岐し、そうでない場合には当該条件分岐命
令の次の命令を実行するための処理を行うように構成さ
れている。
〔産業上の利用分野〕
本発明は、データ処理装置における非同期処理の同期
化方式に関するものである。
近年、マイクロプロセッサに代表されるデータ処理装
置の高速化の一手法として、命令の並列実行が大いに注
目されている。本発明は、この命令並列実行の一手法で
ある所謂“突き放し”制御を効率よく処理する手段を提
供するものである。
〔従来の技術〕
所謂“突き放し”制御と呼ばれるような命令と同期し
た動作から切り離され、同期動作と並行して非同期に動
作する非同期処理ユニットを備えたデータ処理装置にお
いて、非同期処理の或る状態(終了等)を待ってから次
の命令を開始しようとする場合(即ち、非同期処理を同
期化しようとする場合)、従来は“同期化命令”のよう
な特別な命令を用意し、これを実現している。
第7図は従来技術における同期化命令による同期化を
説明する図である。同図においては、非同期処理ユニッ
トは浮動少数点ユニットされている。命令3は浮動小数
点命令であり、命令4は同期化命令であり、命令5は命
令3の演算結果を利用する命令である。
〔発明が解決しようとする課題〕
“同期化命令”のような特別な命令を実施するために
は、命令デコーダを始めとした専用ハードウェアを必要
とし、また、場合によっては命令を規定するためのオペ
レーション・コードのビット長の増加を招くこととな
る。更に、通常は命令実行の切れ目で受理可能な割込み
が“同期化命令”実行中は受理されずに待たされること
となり、特にリアルタイム・アプリケーションの実行で
は性能低下の要因となる。更に、強制的に前記割込みを
受理しようとすると、実行中の“同期化命令”をキャン
セルするようなハードウェアの追加が必要となる。
本発明は、この点に鑑みて創作されたものであって、
ハードウェアの増加やオペレーション・コードのビット
長の増加を招くことなく、しかも割込みが待されること
のないデータ処理装置における非同期処理の同期化方式
を提供することを目的とするものである。
〔課題を解決するための手段〕
第1図は本発明の原理説明図である。本発明のデータ
処理装置は、命令列を記憶する記憶部と、命令実行ユニ
ットと、命令実行ユニットとは非同期に動作する非同期
処理ユニットと、非同期処理ユニットの動作状態を命令
実行ユニットに通知する通知手段とを具備している。
命令実行ユニットには、記憶部から読み出された命令
が入力される。命令実行ユニットは、入力された命令が
非同期処理ユニットで実行すべき命令である場合には当
該命令の実行を非同期処理ユニットに依頼し、そうでな
い場合には自身で当該命令を実行する。
命令実行ユニットは、分岐先アドレス・フィールドと
分岐条件フィールドとを持つ条件分岐命令が入力された
時に、上記通知手段で通知された非同期処理ユニットの
動作状態を含む装置の状態が当該条件分岐命令の分岐条
件フィールドで指定された通りの状態であるか否かを調
べ、指定された通りの状態である場合には分岐先アドレ
ス・フィールドで指定されたアドレスに分岐し、指定さ
れた通りの状態でない場合には当該条件分岐命令の次の
命令を実行するための処理を行う。
〔作用〕
第1図において、命令1と命令2が通常の命令、命令
3が非同期処理ユニットで行われる命令,命令4は条件
分岐命令,命令5は非同期処理ユニットの演算結果を利
用する命令であると仮定する。また、条件分岐命令4の
分岐先アドレス・フィールドは自分自身を指し、条件分
岐命令4の分岐条件フィールドは非同期処理ユニットの
動作が終了しないことを分岐条件としている。
命令1と命令2は命令実行ユニットで処理され、命令
3は非同期処理ユニットで実行される。上記のような条
件分岐命令4が入力されると、命令実行ユニットは、非
同期処理ユニットの動作が終了しているか否かを調べ、
終了していない場合には自分自身に分岐し、終了してい
る場合には次の命令5を実行するための処理を行う。
本発明によれば、特別なハードウェアやオペレーショ
ン・コードの追加を必要としない。また、非同期処理の
終了を持つ間も条件岐命令の実行の切れ目で割込みを受
理することが可能となる。
〔実施例〕
第2図は本発明の1実施例を示すブロック図である。
同図において、1はデータ処理装置、2は命令レジス
タ、3は命令実行ユニット、4は浮動少数点ユニット、
5は命令デコーダ、6は分岐制御部をそれぞれ示してい
る。
データ処理装置1は、命令レジスタ2や命令実行ユニ
ット3,浮動少数点ユニット4を有している。命令レジス
タ2には、命令記憶(図示せず)から読み出された命令
がセットされる。命令実行ユニット3は、命令の実行と
同期して動作するものである。浮動小数点ユニット4
は、命令実行ユニット3とは非同期に浮動小数点演算を
実行するものとする。命令実行ユニット3は、命令デコ
ーダ5や分岐制御部6をなどを有している。命令デコー
ダ5は、命令レジスタ2に格納されている命令をデコー
ドするものであり、デコード結果が浮動少数点命令を示
している場合には、起動指示および浮動少数点演算に必
要なデータが浮動小数点ユニット4に送られる。また、
デコード結果が分岐命令を示している場合には、起動指
示および分岐処理に必要なデータが分岐制御部6に送ら
れる。分岐制御部6は、各種の分岐命令を実行するもの
である。入力された分岐命令が条件分岐命令であり且つ
浮動少数点ユニット4からの状態信号を参照すべきこと
を指示している場合には、浮動少数点ユニット4からの
状態信号を参照して分岐動作を行う。同図において点線
で示した信号は、浮動小数点ユニット4の実行状態を分
岐制御部6に通知するためのものであり、この信号がそ
のまま条件分岐命令の分岐条件となるものである。この
状態信号は、浮動小数点命令の実行中は1になり、浮動
少数点命令が終了すると0になる。
第3図は条件分岐命令の構成例を示す図である。この
命令の分岐先アドレス・フィールドには命令カウンタか
らの変位値が記入されている。分岐条件・フィールドは
Nビット(Nは例えば4)から構成され、各ビットは目
的に応じて1または0とされる。
第4図は分岐制御を実施するための回路の構成例を示
す図である。同図において、2は命令レジスタ、5は命
令デコーダ、7は分岐条件生成回路、8は状態レジス
タ、9は分岐条件判定回路、10は命令カウンタ更新制御
回路、11は命令カウンタ、12は分岐番地生成器、13は増
加器、14は命令フェッチ制御回路をそれぞれ示してい
る。
分岐条件生成回路7は、命令デコーダ5の出力を参照
して分岐条件を分岐条件判定回路9に通知する動作を行
う。状態レジスタ8は、4ビット構成であり、1ビット
目には条件分岐命令の分岐条件1,2ビット目には条件分
岐命令の分岐条件2,3ビット目には条件分岐命令の分岐
条件3,4ビット目には条件分岐命令の分岐条件4に対応
する信号がセットされる。図示の例では、4ビット目に
は、浮動少数点ユニット実行状態信号がセットされる。
浮動少数点ユニット実行状態信号は、実行中であれば1,
終了であれば0になる。分岐条件判定回路9は、分岐条
件生成回路7からの分岐条件と状態レジスタ8の内容と
を参照して分岐条件が成立しているか否かを調べ、これ
に応じて命令カウンタ更新制御回路10および命令フェッ
チ回路14を制御する。命令カウンタ更新制御回路10は、
分岐が成功した場合には分岐番地生成器12の出力を命令
カウンタ11にセットし、分岐が生成しない場合には増加
器13の出力を命令カウンタ11にセットする。分岐番地生
成器12は、命令カウンタ11の値と条件分岐命令の分岐ア
ドレス・フィールドの値(変位値)とを加算し、加算結
果を出力する。増加器13は、命令カウンタ11の値と命令
のバイト長とを加算し、加算結果を出力する。命令フェ
ッチ制御回路14は、命令をフェッチするための制御を行
う。
第4図の動作を説明する。通常は命令カウンタ11の値
を指す命令記憶のアドレスから命令をフェッチする。そ
の後、命令カウンタ11の値は増加器13により命令バイト
分だけ増加される。なお、命令先行フェッチ等のため命
令カウンタとは別のカウンタにより制御することも出来
る。
条件分岐命令がフェッチされ、命令レジスタ2に格納
されると、命令デコーダ5により命令が解析され、分岐
条件フィールド中の分岐命令条件が分岐条件生成回路7
に入力され、分岐アドレス・フィールドに記入された変
位値が分岐番地生成器12に入力される。分岐条件生成回
路7では、分岐条件が格納されている状態レジスタ8の
何れのビットが如何なる状態(オンまたはオフ)のとき
に分岐するのかの条件を生成する。分岐番地生成器12で
は変位値と同時に入力される命令カウンタ11の値との加
算が実行され、分岐成立時の分岐先アドレスが生成され
る。なお、この加算処理は専用の加算器ではなく、演算
器のALUを使用して行うことも出来る。
分岐条件が決定すると、それが示す状態レジスタ8の
所定のビットの状態が分岐条件判定回路9にてチェック
され、結果が分岐判定信号として命令フェッチ制御回路
14と命令カウンタ更新制御回路10に供給される。
分岐条件が成立した時には、命令フェッチ・アドレス
および命令カウンタの値が分岐番地生成器12で生成され
た分岐先アドレスに変更され、分岐が実行される。
分岐条件が不成立の時は、命令フェッチおよび命令カ
ウンタはともに通常の制御のままで逐次実行が継続され
る。
第5図は本発明の実施例での通常動作を示す図であ
る。同図において、命令3が浮動小数点命令だとする
と、この浮動少数点命令は浮動小数点ユニットで実行さ
れる。命令4,5,6が通常の命令であるとすると、これら
の命令4,5,6は命令実行ユニットで実行される。
第6図は本発明の実施例における同期化動作を示す図
である。命令3の浮動小数点演算命令の終了を持って命
令5を実行したい場合、命令4において浮動小数点ユニ
ットの処理が実行中のときには自番地に分岐するような
条件分岐命令を発行することにより、命令3の処理終了
後に命令5の実行が開始され、同期化が実現される。ま
た、割り込みの受理も条件分岐命令4の実行の切れ目で
随時可能となる。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、既
存の条件分岐命令の分岐条件として非同期処理の状態を
追加するだけで、特別なハードウェアを必要とせず非同
期処理の命令との同期化が可能となり、しかも特別な制
御なしでも割込み性能を何ら損なわずにこれが実現でき
る。
【図面の簡単な説明】
第1図は本発明の原理説明図、第2図は本発明の1実施
例のブロック図、第3図は条件分岐命令の構成例を示す
図、第4図は分岐制御を実施するための回路の構成例を
示す図、第5図は本発明の実施例での通常動作を示す
図、第6図は本発明の実施例における同期化動作を示す
図、第7図は従来技術の同期化命令による同期化を説明
する図である。 1……データ処理装置、2……命令レジスタ、3……命
令実行ユニット、4……浮動少数点ユニット、5……命
令デコーダ、6……分岐制御部、7……分岐条件生成回
路、8……状態レジスタ、9……分岐条件判定回路、10
……命令カウンタ更新制御回路、11……命令カウンタ、
12……分岐番地生成器、13……増加器、14……命令フェ
ェッチ制御回路。
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G06F 15/177

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】命令列を記憶する記憶部と、 記憶部から読み出された命令が入力され、入力された命
    令が非同期処理ユニットで実行すべき命令である場合に
    は当該命令の実行を非同期処理ユニットに依頼し、そう
    でない場合には自身で当該命令を実行するように構成さ
    れた命令実行ユニットと、 命令実行ユニットとは非同期に動作する非同期処理ユニ
    ットと、 を具備するデータ処理装置における非同期処理の同期化
    方式であって、 非同期処理ユニットの動作状態を命令実行ユニットに通
    知する通知手段を有し、 命令実行ユニットは、分岐先アドレス・フィールドと分
    岐条件フィールドとを持つ条件分岐命令が入力された時
    に、上記通知手段で通知された非同期処理ユニットの動
    作状態を含む装置の状態が当該条件分岐命令の分岐条件
    フィールドで指定された通りの状態であるか否かを調
    べ、指定された通りの状態である場合には分岐先アドレ
    ス・フィールドで指定されたアドレスに分岐し、指定さ
    れた通りの状態でない場合には当該条件分岐命令の次の
    命令を実行するための処理を行うように構成されている ことを特徴とするデータ処理装置における非同期処理の
    同期化方式。
JP2209401A 1990-08-07 1990-08-07 データ処理装置における非同期処理の同期化方式 Expired - Fee Related JP2979108B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2209401A JP2979108B2 (ja) 1990-08-07 1990-08-07 データ処理装置における非同期処理の同期化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2209401A JP2979108B2 (ja) 1990-08-07 1990-08-07 データ処理装置における非同期処理の同期化方式

Publications (2)

Publication Number Publication Date
JPH0495153A JPH0495153A (ja) 1992-03-27
JP2979108B2 true JP2979108B2 (ja) 1999-11-15

Family

ID=16572285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2209401A Expired - Fee Related JP2979108B2 (ja) 1990-08-07 1990-08-07 データ処理装置における非同期処理の同期化方式

Country Status (1)

Country Link
JP (1) JP2979108B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116126402B (zh) * 2023-04-04 2023-06-20 核工业西南物理研究院 用单一指令控制多个异步并发系统运行状态的装置及方法

Also Published As

Publication number Publication date
JPH0495153A (ja) 1992-03-27

Similar Documents

Publication Publication Date Title
US4782441A (en) Vector processor capable of parallely executing instructions and reserving execution status order for restarting interrupted executions
JP3120152B2 (ja) コンピューターシステム
US4967338A (en) Loosely coupled pipeline processor
US5574872A (en) Method and apparatus for controlling the saving of pipelines in pipelined processors during trap handling
JPS63307535A (ja) パイプライン制御回路
JP2979108B2 (ja) データ処理装置における非同期処理の同期化方式
KR100237642B1 (ko) 파이프라인 정지회로를 구비한 프로세서
JPH06202868A (ja) マルチスカラー・プロセッサ・システムにおける高速浮動小数点例外起動式操作の方法およびシステム
US4775933A (en) Address generation system
JPS61175732A (ja) 情報処理装置の性能制御方式
JP3100705B2 (ja) マイクロプロセッサ内の命令準備のための装置
JP2933560B2 (ja) 多重パイプラインを有する情報処理装置
JP2843844B2 (ja) 並列演算処理装置
JPS60250438A (ja) 情報処理装置
JPH02187829A (ja) ディジタル信号処理プロセッサ
JP2835179B2 (ja) 並列処理計算機
JPS6149695B2 (ja)
JPS59223846A (ja) 演算処理装置
JP2944335B2 (ja) 情報処理装置
JPH0827717B2 (ja) ミスアライメント処理方式
JPH0259822A (ja) 命令先取り方式
JPH03164945A (ja) データ処理装置
JPH0259961A (ja) 情報処理装置
JPH0531777B2 (ja)
JPH02242430A (ja) 条件分岐命令処理装置

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees