KR940018742A - 슈퍼스칼라 프로세서 시스템에서 복수의 명령어를 단일 사이클로 디스패치하기 위한 방법 및 장치 - Google Patents

슈퍼스칼라 프로세서 시스템에서 복수의 명령어를 단일 사이클로 디스패치하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR940018742A
KR940018742A KR1019930028550A KR930028550A KR940018742A KR 940018742 A KR940018742 A KR 940018742A KR 1019930028550 A KR1019930028550 A KR 1019930028550A KR 930028550 A KR930028550 A KR 930028550A KR 940018742 A KR940018742 A KR 940018742A
Authority
KR
South Korea
Prior art keywords
scalar instructions
scalar
destination
instruction
execution unit
Prior art date
Application number
KR1019930028550A
Other languages
English (en)
Other versions
KR0122529B1 (ko
Inventor
에이. 칼 제임스
카우 친-쳉
에스. 레비탄 데이브드
디. 옥덴 오브레이
에이. 포어세판지 알이
강-구오 투 폴
이. 발댁커 도날드
Original Assignee
윌리엄 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리엄 티. 엘리스
Publication of KR940018742A publication Critical patent/KR940018742A/ko
Application granted granted Critical
Publication of KR0122529B1 publication Critical patent/KR0122529B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G06F9/384—Register renaming

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)

Abstract

본 발명의 방법 및 시스템은, 명령어를 실행하고 그 결과를 지정된 범용 레지스터 안네 배치하기 위해 기회가 있을때마다 일단의 실행 유니트로 순차적으로 정렬된 복수의 명령어를 동시에 디스패치하는 슈퍼스칼라 프로세서 시스템의 비순차적명령어 디스패치에 관한 것이다. 일반적으로 각 명령어는 적어도 한 개의 소오스 오퍼런드와 한 개의 목적지 오퍼런드를 구비한다. 복수의 중간 기억 버퍼가 제공되며, 이용가능한 실행 유니트에 명령어가 디스패치될 때마다 특정 중간 기억 버퍼가 디스패치된 명령어 내의 임의의 목적지 오퍼런드에 할당됨으로써 각 명령어의 실행 결과가 중간 기업 버퍼 안에 기억될 수 있게 한다. 각 명령어의 상태표시는 완료 버퍼 안네 유지된 후 어플리케이션에 특정한 순차적 정렬과 일치하는 순서로 중간 기억 버퍼 안의 결과를 선정된 범용 레지스터로 선택적으로 전달하는데 이용된다. 그래서 선정된 명령어의 완료를 막는 인터럽트의 발생이 완료 버퍼 안에서 정확하게 식별될 수 있다.

Description

슈퍼스칼라 프로세서 시스템에서 복수의 명령어를 단일 사이클로 디스패치 하기 위한 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명의 방법 및 시스템에 따른 제 1 도의 슈퍼스칼라 데이타 처리 시스템 내의 중간 기억 버퍼를 나타내는 하이 레벨 블럭도, 제 4 도는 본 발명의 방법 및 시스템에 따른 디스패치 제어 프로세스의 개략도.

Claims (11)

  1. 각 스칼라 명령어가 적어도 한개의 소오스 오퍼런드와 한개의 목적지 오퍼런드를 포함하는 복수개의 스칼라 명령어를 복수개의 실행 유니트로 단일 프로세서 사이클 동안 동시에 디스패치할 수 있는 슈퍼스칼라 프로세서 시스템의 명령어 디스패치 효율 향상 방법에 있어서, 상기 슈퍼스칼라 프로세서 시스템 안에 복수개의 중간 기억 버퍼를 제공하는 단계 ; 단일 프로세서 사이클 동안 ; 상기 복수개의 스칼라 명령어중 선택된 명령을 실행하기 위해 상기 복수개의 실행 유니트 중 적합한 실행 유니트를 이용할 수 있는 지를 판단하는 단계 ; 상기 복수개의 스칼라 명령어중 선택된 명령 내의 상기 목적지 오퍼런드에 상기 복수개의 중간 기억 버퍼 중 특정한 버퍼를 할당하는 단계 ; 및 실행 유니트의 이용가능성 및 상기 목적지 오퍼런드에 상기 복수개 중간 기억 버퍼 중 한 버퍼를 할당함에 응답하여 상기 복수개의 스칼라 명령어 중 상기 선택된 명령어를 상기 복수개의 실행 유니트 중 적합한 실행 유니트에 디스패치하는 단계를 구비하며, 여기서 상기 복수개의 스칼라 명령어 중 상기 선택된 명령어 실행 결과가 상기 복수개의 중간 기억 버퍼 중 특별한 버퍼에 기록될 수 있는 것을 특징으로 하는 슈퍼스칼라 프로세서 시스템의 명령어 디스패치 효율 향상 방법.
  2. 제 1 항에 있어서, 상기 복수개의 중간 기억 버퍼 중 상기 특정한 기억 버퍼로 부터 범용 레지스터로 상기 복수개의 스칼라 명령어 중 선택된 명령의 실행 결과를 기회있을 때마다 전달하는 단계를 더 구비하는 것을 특징으로 하는 슈퍼스칼라 프로세서 시스템의 명령어 디스패치 효율 향상 방법.
  3. 제 1 항에 있어서, 상기 단일 프로세서 사이클 동안 복수개의 스칼라 명령어중 선행하는 명령어 내의 목적지 오퍼런드가 상기 복수개의 스칼라 명령어 중 상기 선택된 명령어 내의 소오스 오퍼런드와 같은 지를 판단하는 단계를 더 구비하는 것을 특징으로 하는 슈퍼스칼라 프로세서 시스템의 명령어 디스패치 효율 향상 방법.
  4. 제 3 항에 있어서, 실행 유니트의 이용가능성 및 상기 목적지 오퍼런드에 상기 복수개의 중간 기억 버퍼 중 한 버퍼를 할당함에 응답하여 상기 복수개의 스칼라 명령어 중 상기 선택된 명령어를 상기 복수개의 실행 유니트 중 적합한 실행 유니트에 디스패치하는 상기 단계는, 실행 유니트의 이용가능성, 상기 복수개의 중간 기억 버퍼 중 한 버퍼가 상기 목적지 오퍼런드에 할당됨, 및 상기 복수개의 중간 기억 버퍼 중 한 버퍼가 상기 복수개의 스칼라 명령어 중 상기 선행하는 명령어 내의 상기 목적지 오퍼런드에 할당됨에 응답하여 상기 복수개의 스칼라 명령어 중 상기 선택된 명령어를 상기 복수개의 실행 유니트 중 적합한 실행 유니트에 디스패치하는 단계를 구비하는 것을 특징으로 하는 슈퍼스칼라 프로세서 시스템의 명령어 디스패치 효율 향상 방법.
  5. 복수개의 각 스칼라 명령어가 적어도 한개의 소오스 오퍼런드와 한 개의 목적지 오퍼런드를 포함하는 복수개의 스칼라 명령어를 복수개의 실행 유니트로 단일 프로세서 사이클 동안 동시에 디스패치할 수 있는 슈퍼스칼라 프로세서 시스템의 명령어 디스패치 효율 향상 시스템에 있어서, 상기 슈퍼스칼라 프로세서 시스템 안에 복수개의 중간 기억 버퍼, 단일 프로세서 사이클 동안 상기 복수개의 스칼라 명령어 중 선택된 명령을 실행하기 위해 상기 복수개의 실행 유니트 중 적합한 실행 유니트를 이용할 수 있는 지를 판단하는 수단, 상기 단일 프로세서 사이클 동안 상기 복수개의 스칼라 명령어 중 상기 선택된 명령 내의 상기 목적지 오퍼런드에 상기 복수개의 중간 기억 버퍼 중 특정한 버퍼를 할당하는 수단 및 상기 단일 프로세서 사이클 동안 실행 유니트의 이용가능성 및 상기 목적지 오퍼런드에 상기 복수개의 중간 기억 버퍼 중 한 버퍼를 할당함에 응답하여 상기 복수개의 스칼라 명령어 중 상기 선택된 명령어를 상기 복수개의 실행 유니트 중 상기 적합한 실행 유니트에 디스패치하는 수단을 구비하며, 여기서 상기 복수개의 스칼라 명령어 중 상기 선택된 명령의 실행 결과가 상기 복수개의 중간 기억 버퍼 중 상기 특정한 버퍼에 기록될 수 있는 것을 특징으로 하는 슈퍼스칼라 프로세서 시스템의 명령어 디스패치 효율 향상 시스템.
  6. 제 5 항에 있어서, 상기 복수개의 중간 기억 버퍼 중 상기 특정한 기억 버퍼로 부터 범용 레지스터로 상기 복수개의 스칼라 명령어 중 선택된 명령의 실행 결과를 기회있을 때마다 전달하는 수단을 더 구비하는 것을 특징으로 하는 슈퍼스칼라 프로세서 시스템의 명령어 디스패치 효율 향상 시스템.
  7. 제 5 항에 있어서, 상기 단일 프로세서 사이클 동안 상기 복수개의 스칼라 명령어 중 선행하는 명령어 내의 목적지 오퍼런드가 상기 복수개의 스칼라 명령어 중 상기 선택된 명령어 내의 소오스 오퍼런드와 같은 지를 판단하는 수단을 더 구비하는 것을 특징으로 하는 슈퍼스칼라 프로세서 시스템의 명령어 디스패치 효율 향상 시스템.
  8. 제 7 항에 있어서, 실행 유니트의 이용가능성 및 상기 목적지 오퍼런드에 상기 복수개의 중간 기억 버퍼 중 한 버퍼를 할당함에 응답하여 상기 복수개의 스칼라 명령어 중 상기 선택된 명령어를 상기 복수개의 실행 유니트 중 적합한 실행 유니트에 디스패치하는 상기 수단은, 실행 유니트의 이용가능성, 상기 복수개의 중간 기억 버퍼 중 한 버퍼가 상기 목적지 오퍼런드에 할당됨 및 상기 복수개의 중간 기억 버퍼 중 한 버퍼가 상기 복수개의 스칼라 명령어 중 상기 선행하는 명령어 내의 상기 목적지 오퍼런드에 할당됨에 응답하여 상기 복수개의 스칼라 명령어중 상기 선택된 명령어를 상기 복수개의 실행 유니트중 적합한 실행 유니트에 디스패치하는 수단을 구비하는 것을 특징으로 하는 슈퍼스칼라 프로세서 시스템의 명령어 디스패치 효율 향상 시스템.
  9. 각 스칼라 명령어가 적어도 한개의 소오스 오퍼런드와 한 개의 목적지 오퍼런드를 포함하는 복수개의 스칼라 명령어를 복수개의 실행 유니트로 단일 프로세서 사이클 동안 동시에 디스패치할 수 있는 슈퍼스칼라 프로세서 시스템의 명령어 디스패치 효율 향상 시스템에 있어서, 상기 슈퍼스칼라 프로세서-시스템 안에 복수개의 중간 기억 버퍼를 제공하는 단계 ; 단일 프로세서 사이클 동안 상기 복수개의 스칼라 명령어 중 선택된 명령을 실행하기 위해 상기 복수개의 실행 유니트 중 적합한 실행 유니트를 이용할 수 있는 지를 판단하는 단계 ; 상기 복수개의 스칼라 명령어중 선택된 명령 내의 상기 목적지 오퍼런드에 상기 복수개의 중간 기억 버퍼 중 특정한 버퍼를 할당하는 단계 ; 상기 적어도 한 개의 소오스 오퍼런드를 지정하는 단계 ; 및 실행 유니트의 이용가능성, 상기 복수개의 중간 기억 버퍼 중 한 버퍼가 상기 목적지 오퍼런드에 할당됨 및 상기 적어도 한 개의 소오스 오퍼런드를 지정함에 응답하여 상기 복수개의 스칼라 명령어 중 상기 선택된 명령어를 상기 복수개의 실행 유니트 중 적합한 실행 유니트에 디스패치하는 단계를 구비하며, 여기서 상기 복수개의 스칼라 명령어 중 상기 선택된 명령어의 실행 결과가 상기 복수개의 중간 기억 버퍼 중 특정한 버퍼에 기록될 수 있는 것을 특징으로 하는 슈퍼스칼라 프로세서 시스템의 명령어 디스패치 효율 향상 방법.
  10. 제 9 항에 있어서, 상기 하나 이상의 소오스 오퍼런드를 지정하는 상기 단계는, 상기 하나 이상의 소오스 오퍼런드를 위한 장소로서 이용될 복수개의 중간 기억 버퍼 중 상기 선택된 기억 버퍼를 지정하는 단계를 구비하는 것을 특징으로 하는 슈퍼스칼라 프로세서 시스템의 명령어 디스패치 효율 향상 방법.
  11. 제 9 항에 있어서, 상기 적어도 한 개의 소오스 오퍼런드를 위한 장소로서 이용될 범용 레지스터를 지정하는 단계를 구비하는 것을 특징으로 하는 슈퍼스칼라 프로세서 시스템의 명령어 디스패치 효율 향상 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930028550A 1993-01-08 1993-12-20 슈퍼스칼라 프로세서 시스템에서 복수의 명령어를 단일 사이클 동안 디스패치하기 위한 방법 및 장치 KR0122529B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/001,864 1993-01-08
US08/001,864 US5465373A (en) 1993-01-08 1993-01-08 Method and system for single cycle dispatch of multiple instructions in a superscalar processor system

Publications (2)

Publication Number Publication Date
KR940018742A true KR940018742A (ko) 1994-08-18
KR0122529B1 KR0122529B1 (ko) 1997-11-20

Family

ID=21698175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930028550A KR0122529B1 (ko) 1993-01-08 1993-12-20 슈퍼스칼라 프로세서 시스템에서 복수의 명령어를 단일 사이클 동안 디스패치하기 위한 방법 및 장치

Country Status (8)

Country Link
US (1) US5465373A (ko)
EP (1) EP0605875B1 (ko)
JP (1) JP2793488B2 (ko)
KR (1) KR0122529B1 (ko)
CN (2) CN1045024C (ko)
AT (1) ATE173345T1 (ko)
CA (1) CA2107304C (ko)
DE (1) DE69322064T2 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW242673B (ko) * 1993-08-18 1995-03-11 Ibm
US5903772A (en) * 1993-10-29 1999-05-11 Advanced Micro Devices, Inc. Plural operand buses of intermediate widths coupling to narrower width integer and wider width floating point superscalar processing core
DE69429061T2 (de) * 1993-10-29 2002-07-18 Advanced Micro Devices Inc Superskalarmikroprozessoren
DE69427265T2 (de) * 1993-10-29 2002-05-02 Advanced Micro Devices Inc Superskalarbefehlsdekoder
US5642513A (en) * 1994-01-19 1997-06-24 Eastman Kodak Company Method and apparatus for multiple autorouter rule language
US5546554A (en) * 1994-02-02 1996-08-13 Sun Microsystems, Inc. Apparatus for dynamic register management in a floating point unit
US5581717A (en) * 1994-03-01 1996-12-03 Intel Corporation Decoding circuit and method providing immediate data for a micro-operation issued from a decoder
US5559975A (en) * 1994-06-01 1996-09-24 Advanced Micro Devices, Inc. Program counter update mechanism
US5758176A (en) * 1994-09-28 1998-05-26 International Business Machines Corporation Method and system for providing a single-instruction, multiple-data execution unit for performing single-instruction, multiple-data operations within a superscalar data processing system
FR2731094B1 (fr) * 1995-02-23 1997-04-30 Dufal Frederic Procede et dispositif de commande simultanee des etats de controle des unites d'execution d'un processeur programmable
US5678016A (en) * 1995-08-08 1997-10-14 International Business Machines Corporation Processor and method for managing execution of an instruction which determine subsequent to dispatch if an instruction is subject to serialization
US5796974A (en) * 1995-11-07 1998-08-18 Advanced Micro Devices, Inc. Microcode patching apparatus and method
US5822606A (en) * 1996-01-11 1998-10-13 Morton; Steven G. DSP having a plurality of like processors controlled in parallel by an instruction word, and a control processor also controlled by the instruction word
US6088783A (en) * 1996-02-16 2000-07-11 Morton; Steven G DPS having a plurality of like processors controlled in parallel by an instruction word, and a control processor also controlled by the instruction word
US6317819B1 (en) 1996-01-11 2001-11-13 Steven G. Morton Digital signal processor containing scalar processor and a plurality of vector processors operating from a single instruction
US5798918A (en) * 1996-04-29 1998-08-25 International Business Machines Corporation Performance-temperature optimization by modulating the switching factor of a circuit
US5940785A (en) * 1996-04-29 1999-08-17 International Business Machines Corporation Performance-temperature optimization by cooperatively varying the voltage and frequency of a circuit
US6006320A (en) * 1996-07-01 1999-12-21 Sun Microsystems, Inc. Processor architecture with independent OS resources
US5848257A (en) * 1996-09-20 1998-12-08 Bay Networks, Inc. Method and apparatus for multitasking in a computer system
US5805907A (en) * 1996-10-04 1998-09-08 International Business Machines Corporation System and method for reducing power consumption in an electronic circuit
US5870616A (en) * 1996-10-04 1999-02-09 International Business Machines Corporation System and method for reducing power consumption in an electronic circuit
US5805916A (en) * 1996-11-27 1998-09-08 International Business Machines Corporation Method and apparatus for dynamic allocation of registers for intermediate floating-point results
US5870577A (en) * 1996-11-27 1999-02-09 International Business Machines, Corp. System and method for dispatching two instructions to the same execution unit in a single cycle
US5913054A (en) * 1996-12-16 1999-06-15 International Business Machines Corporation Method and system for processing a multiple-register instruction that permit multiple data words to be written in a single processor cycle
US5838941A (en) * 1996-12-30 1998-11-17 Intel Corporation Out-of-order superscalar microprocessor with a renaming device that maps instructions from memory to registers
US5765017A (en) * 1997-01-13 1998-06-09 International Business Machines Corporation Method and system in a data processing system for efficient management of an indication of a status of each of multiple registers
US5974538A (en) * 1997-02-21 1999-10-26 Wilmot, Ii; Richard Byron Method and apparatus for annotating operands in a computer system with source instruction identifiers
US6370637B1 (en) * 1999-08-05 2002-04-09 Advanced Micro Devices, Inc. Optimized allocation of multi-pipeline executable and specific pipeline executable instructions to execution pipelines based on criteria
US6791564B1 (en) 2000-05-05 2004-09-14 Ipfirst, Llc Mechanism for clipping RGB value during integer transfer
US20020124157A1 (en) * 2001-03-01 2002-09-05 International Business Machines Corporation Method and apparatus for fast operand access stage in a CPU design using a cache-like structure
GB2437836B (en) * 2005-02-25 2009-01-14 Clearspeed Technology Plc Microprocessor architectures
US20060206732A1 (en) * 2005-03-14 2006-09-14 Sony Computer Entertainment Inc. Methods and apparatus for improving processing performance using instruction dependency check depth
US9122487B2 (en) * 2009-06-23 2015-09-01 Oracle America, Inc. System and method for balancing instruction loads between multiple execution units using assignment history
CN102540973B (zh) * 2010-12-09 2013-06-26 中国科学院沈阳计算技术研究所有限公司 一种用于数控系统的命令多发机制的实现方法
US10089277B2 (en) 2011-06-24 2018-10-02 Robert Keith Mykland Configurable circuit array
US9304770B2 (en) 2011-11-21 2016-04-05 Robert Keith Mykland Method and system adapted for converting software constructs into resources for implementation by a dynamically reconfigurable processor
US9633160B2 (en) * 2012-06-11 2017-04-25 Robert Keith Mykland Method of placement and routing in a reconfiguration of a dynamically reconfigurable processor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594660A (en) * 1982-10-13 1986-06-10 Honeywell Information Systems Inc. Collector
JPH0769818B2 (ja) * 1984-10-31 1995-07-31 株式会社日立製作所 デ−タ処理装置
JPH0754461B2 (ja) * 1985-02-08 1995-06-07 株式会社日立製作所 情報処理装置
JPH0762823B2 (ja) * 1985-05-22 1995-07-05 株式会社日立製作所 デ−タ処理装置
US5276819A (en) * 1987-05-01 1994-01-04 Hewlett-Packard Company Horizontal computer having register multiconnect for operand address generation during execution of iterations of a loop of program code
US5067069A (en) * 1989-02-03 1991-11-19 Digital Equipment Corporation Control of multiple functional units with parallel operation in a microcoded execution unit
US5075844A (en) * 1989-05-24 1991-12-24 Tandem Computers Incorporated Paired instruction processor precise exception handling mechanism
US5197137A (en) * 1989-07-28 1993-03-23 International Business Machines Corporation Computer architecture for the concurrent execution of sequential programs
US5345569A (en) * 1991-09-20 1994-09-06 Advanced Micro Devices, Inc. Apparatus and method for resolving dependencies among a plurality of instructions within a storage device
EP0636256B1 (en) * 1992-03-31 1997-06-04 Seiko Epson Corporation Superscalar risc processor instruction scheduling

Also Published As

Publication number Publication date
DE69322064T2 (de) 1999-07-01
CN1221913A (zh) 1999-07-07
CN1128401C (zh) 2003-11-19
DE69322064D1 (de) 1998-12-17
CN1092882A (zh) 1994-09-28
EP0605875B1 (en) 1998-11-11
CA2107304A1 (en) 1994-07-09
US5465373A (en) 1995-11-07
EP0605875A1 (en) 1994-07-13
ATE173345T1 (de) 1998-11-15
CN1045024C (zh) 1999-09-08
JPH06236273A (ja) 1994-08-23
KR0122529B1 (ko) 1997-11-20
CA2107304C (en) 1999-06-22
JP2793488B2 (ja) 1998-09-03

Similar Documents

Publication Publication Date Title
KR940018742A (ko) 슈퍼스칼라 프로세서 시스템에서 복수의 명령어를 단일 사이클로 디스패치하기 위한 방법 및 장치
EP0762270B1 (en) Microprocessor with load/store operation to/from multiple registers
KR940018757A (ko) 슈퍼스칼라 프로페서 시스템에서 중간 기억 버퍼의 할당을 인덱스하기 위한 방법 및 시스템
EP0636256B1 (en) Superscalar risc processor instruction scheduling
DE69325566D1 (de) Verfahren und System zur Befehlszuteilung in einem superskalaren Prozessorsystem mit unabhängig zugänglichem Zwischenspeicher
KR100241646B1 (ko) 병행적 멀티태스킹 프로세서 및 프로세서의 병행적 멀티태스킹 방법
KR900012155A (ko) 데이타 처리 시스템
JPH0131214B2 (ko)
KR950027561A (ko) 처리 시스템 및 그의 동작 방법
JPH06236267A (ja) スーパースカラ・プロセッサ・システムにおける命令ディスパッチ効率を向上させる方法およびシステム
US6862676B1 (en) Superscalar processor having content addressable memory structures for determining dependencies
EP1131701B1 (en) Multiple job signals per processing unit in a multiprocessing system
KR940018743A (ko) 슈퍼스칼라 프로세서 시스템에서 비순차적 명령어의 디스패치 및 실행을 위한 방법 및 시스템
JPH08241213A (ja) マイクロプロセッサにおける分散型制御システム
US5850563A (en) Processor and method for out-of-order completion of floating-point operations during load/store multiple operations
KR19980079726A (ko) 프로세서에 저장 인스트럭션을 전송하는 시스템 및 방법
CN117120974A (zh) 电路和方法
JP3045964B2 (ja) スーパスカラ・プロセッサのリネーム・バッファを効率よく使用する方法及び装置
US20230289185A1 (en) Data processing apparatus, method and virtual machine
JP2819733B2 (ja) 情報処理装置
US7610476B1 (en) Multiple control sequences per row of microcode ROM
JP2551163B2 (ja) 命令処理制御方式
KR940015818A (ko) 다중처리 시스템에서 프로세스 디스패치 방법
KR840004271A (ko) 정보 처리 장치
JPH03223980A (ja) 計算機方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020715

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee