KR950008235B1 - 반도체 패키지 제조장치 - Google Patents

반도체 패키지 제조장치 Download PDF

Info

Publication number
KR950008235B1
KR950008235B1 KR1019920018549A KR920018549A KR950008235B1 KR 950008235 B1 KR950008235 B1 KR 950008235B1 KR 1019920018549 A KR1019920018549 A KR 1019920018549A KR 920018549 A KR920018549 A KR 920018549A KR 950008235 B1 KR950008235 B1 KR 950008235B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
solder
nozzle
container
manufacturing apparatus
Prior art date
Application number
KR1019920018549A
Other languages
English (en)
Other versions
KR940010280A (ko
Inventor
심보근
신화수
박기환
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920018549A priority Critical patent/KR950008235B1/ko
Publication of KR940010280A publication Critical patent/KR940010280A/ko
Application granted granted Critical
Publication of KR950008235B1 publication Critical patent/KR950008235B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Molten Solder (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

내용 없음.

Description

반도체 패키지 제조장치
제1도는 이 발명에 따른 반도체 패키지 제조장치의 단면도.
제2도는 제1도의 요부 확대도이다.
이 발명은 반도체 패키지 제조장치에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 외부리이드에 땜납을 도포하는 납땜 공정시 패키지 몸체의 외부로 노출되어 있는 타이 바(tie bar)에 땜납이 도포되는 것을 방지하여 상긴 반도체 패키지를 인쇄회로기판에 장착할때 신뢰성을 향상시킬 수 있는 반도체 패키지 제조장치에 관한 것이다.
최근 반도체 장치의 고집적화, 메모리 용량의 증가, 신호 처리속도 및 소비 전력의 증가, 다기능화 및 고밀도 실장의 요구등이 가속화되는 추세에 따라 반도체 패키지의 중요성이 증가되고 있다. 상기 반도체 장치의 고집적화 및 메모리 용량의 증가로 입출력 단자 수가 증가되어 감에 따라 반도체 장치의 외부와의 접속을 위한 입출력 단자인 리이드의 수가 중가되므로 상기 라이드가 미세 피치(fine pitch)화되고 있다. 또한 상기 반도체 장치의 다기능화에 따라 여러가지 기능을 갖는 반도체 패키지가 요구되고 있다. 또한 상기 반도체 장치의 고밀도 실장의 요구에 따라 반도체 패키지를 적층하거나, 반도체 소자를 직접 인쇄회로 기판에 실장하는 방법등이 연구 실행되고 있다. 또한 상기 반도체 장치의 신호 처리 속도 및 소비 전력이 증가되어 감에 따라 반도체 장치에서 다량의 열이 발생되며, 이 열을 발산시키기 위하여 상기 반도체 패키지에 별도의 히트 싱크를 형성하거나, 열전도율이 높은 재료로 패키지 몸체를 형성한다.
일반적으로, 반도체 칩은 반도체 패키지에 밀봉되어 인쇄회로기판에 장착된다. 상기 반도체 패키지의 기본형은 반도체칩이 방열용 금속판인 다이패드상에 실장되며, 본딩 와이어에 의해 반도체 칩의 전극단자인 패드와 외부회로 접속용의 리이드가 접속되어 있고, 몰딩 수지로 형성된 패키지 몸체가 상기 반도체 칩과 와이어를 감싸 보호하는 구조를 갖는다. 이와 같은 반도체 칩용 패키지는 상기 라이드가 패키지의 양변으로 부터 수직아래방향으로 돌출되어 있는 디아이퍼(dual in line package ; 이하 DIP라 칭함) 방식과, 상기 리이드가 패키지의 4번으로 돌출되어 있는 QFP(quad flat package) 방식이 주류를 이루고 있다. 상기QFP는 리이드의 수를 DIP보다 비교적 많이 형성할 수 있으므로 인쇄회로기판상의 실장밀도를 약간 더 높일 수 있는 이점이 있다.
상기 수지봉지형 반도체 패키지의 제조 방법을 개략적으로 살펴보면, 먼저 리이드 프레임상의 다이패드에 접착제등으로 반도체 칩을 실장(die attach)한 후, 상기 반도체 칩의 본딩패드와 내부리이드를 와이어로 연결(wire bonding)한다. 그다음 상기 반도체 칩, 와이어 및 내부리이드를 감싸 보호하는 패키지 몸체를 통상의 트랜스퍼 몰딩 방법으로 형성(transfer moulding)한다. 그다음 상기 라이드 프레임의 댐바 및 가이드 레일을 제거하여 날개로 절단하고, 외부 리이들 절곡하여 반도체 패키지를 형성한다. 그다음 상기 반도체 패키지의 외부리이드의 부식을 방지하고, 인쇄회로기판과의 전기적 접촉을 향상시키기 위하여 상기 외부리이드를 표면처리한다.
이때, 상기 표면처리 방법은 주석도금, 납땜 및 납도금 등의 방법이 있으며, 그중 많이 사용되는 납땜 방법은 크게 반도체 패키지를 고정시키고 땜납에 물결을 주는 웨이브 납땜과, 반도체 패키지를 땜납에 담구는 담금법이 있다.
그러나 상기 웨이브 납땜이나, 담금법 등은 모두 상기 반도체 패키지의 외부리이드 뿐만 아니라 다이패드를 지지하는 타이 바의 돌출부위에도 도포되어 땜납 볼이 형성된다. 이는 상기 외부리이드와 타이바의 돌출부위가 동일한 평면상에 있기 때문이며, 상기 땜납 볼은 상기 반도체 패키지를 인쇄회로기판상에 실장하는 고온 납땜 공정시 상기 인쇄회로기판으로 떨어져 배선패턴이 단락되는 등 불량 발생의 윈인이 되는 등의 문제점이 있다.
따라서 이 발명의 목적은 반도체 패키지의 외부리이드에 땜납을 도포하는 납땜 공정시 타이 바의 돌출부위에 땜납이 도포되지 않아 후속 실장공성시에 불량발생을 방지할 수 있는 반도체 패키지의 제조장치를 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 이 발명은 유동성이 있는 땜납을 수용하는 용기와, 상기 용기의 일측하단에 장착되어 상기 용기내의 땜납이 일정한 방향으로 흐르도록 하는 가압수단과, 반도체 패키지를 이송하여 상기 용기내의 땜납이 외부리이드에 도포되도록 하는 이송수단을 구비하고 상기 반도체 패키지의 외부리이드에 땜납을 도포하는 납점용 반도체 패키지 제조장치에 있어서, 상기 용기의 내부에 탑재되는 소정 형상의 노즐을 구비하여, 상기 가압수단에 의해 웨이브가 형성되는 상기 땜납의 상부 표면이 상기 외부리이드는 포함하고 패키지 몸체는 노출되도록 굴곡지게 하여 땜납이 타이바의 돌출부분에 도포되지 않도록하는 반도체 패키지 제조장치를 특징으로 한다.
이하, 첨부한 도면을 참조하여 이 발명에 따른 반도체 패키지 제조장치를 상세히 설명한다.
제1도 및 제2도는 이 발명에 따른 반도체 패키지 제조장치의 단면도 및 일부 확대도로서, 외부리이드에 땜납을 도포하는 제조장치이다.
T자 형상의 탱크(11)내에 약 200∼300℃ 정도의 용융상태의 땜납(12)이 담겨 있으며, 상기 탱크(11)의 일측 하단에 회전하여 상기 땜납(12)을 일정방향으로 흐르게하는 임팰러 (impeller ; 13)가 장착되어 있다. 이때 상기 땜납(12)의 온도는 땜납(12)의 성분 등에 따라 달라진다. 양측에 외부리이드(14)들이 돌출되어 있는 반도체 패키지(15)가 클램퍼(16)에 장착되어 상기 탱크(11)내 땜납(12)의 표면 상부에 위치한다. 또한 상기 탱크(11)의 중앙부에 U자 또는 V자형의 노출(17)이 탑재되어 있다. 이때 상기 노즐(17)의 크기는 도금되는 반도체 패키지(15)의 외부리이드(14) 사이의 간격에 따라 다르며, 여러개의 노즐을 일렬로 배열하여 여러개의 반도체 패키지(15)를 한번에 납땜할수도 있다.
이와 같이 임팰러(13) 및 노즐(17)등을 구비하는 납땜용 반도체 패키지 제조장치의 작용을 살펴보면, 먼저 상기 노즐(17)의 상부에 반도체 패키지(15)를 탑재한 클램퍼(16)가 이동하여 상기 외부리이드(14)들의 끝을 상기 노즐(17)의 입구와 일정 간격이 되도록 한다. 그다음 임팰러(13)가 회전하면 상기 탱크(11)내의 납땜(12)이 상기 제1도의 화살표로 표시된 바와 같이 U자형 노즐(17)에 의해 탱크(11) 양측벽쪽으로 상승한 후, 상기 노즐(17) 입구를 통하여 상기 노즐(17)내로 흘러들어 상기 땜납(12) 상부 표면에 싸인파형의 웨이브가 형성된다. 이에따라 반도체 패키지(15)의 몸체는 웨이브의 골에 놓이게 되고, 상기 외부리이드(14)는 웨이브의 마주에 묻히게 된다. 따라서, 상기 외부리이드(14)들은 상기 땜납(12)에 잠겨 납땜이 되고, 노즐(17) 입구의 상부에 위치하는 반도체 패키지(15) 몸체의 하부에는 골이 형성되어 상기 땜납(12)이타이 바의 돌출부에 묻지 않으므로 땜납볼이 형성되지 않는다.
많은 시료를 실험하여 본 바에 의하면 상기 노즐(17)의 폭 A이 상기 탱크(11)의 폭 B는 1 : 2∼1 : 2.5이상의 비율일때, 또한 상기 노즐(17) 입구의 폭 B가 상기 양변의 외부리이드(14)들 사이의 폭 D에 비해 약10% 적거나, 약 20% 정도 클때, 또한 상기 외부리이드(14)들의 끝이 상기 노즐(17)의 입구와의 거리 C를 ±2mm의 간격이 되도록 하면 가장 효율이 우수하여 타이바의 돌출부에 땜납 볼이 형성되지 않는다. 따라서 상기 반도체 패키지를 인쇄회로기판에 실장하는 고온 납땜 공정시 땜납 볼에 의한 불량은 발생하지 않는다.
상술한 바와 같이 이 발명은 반도체 패키지의 외부리이드에 땜납은 도포하는 납땜용 반도체 패키지 제조장치에서, 땜납을 수용하는 탱크의 중심부분에 U자형 또는 V자형의 노즐을 장착하였다. 또한 상기 탱크의 일측하단부에 회전가능한 임팰러가 설치되어 있다. 상기 임팰러가 회전하여 상기 탱크내의 땜납을 일정한 방향으로 흐르도록 하면, 상기 노즐이 중앙부에 위치하므로 상기 땜납은 탱크의 측벽을 따라 상승하여 노즐 입구에서 상기 노즐로 유입된다. 이때 상기 땜납의 상부표면은 싸인파형의 웨인브가 지게되고 반도체 패키지의 몸체는 웨이브의 골에 놓이게 되고, 외부리이드는 웨이브의 마루에 묻히게 된다.
따라서, 이 발명은 반도체 패키지의 일부 리이드에 땜납을 도포하는 납땜 공정시에 패키지 몸체의 외부로 노출되는 타이바의 돌출부위에 땜납 볼이 형성되지 않아, 상기 반도체 패키지를 인쇄회로기판상에 실장할때 상기 땜납에 의해 배선괘턴이 단락되는 등의 불량 발생을 방지할 수 있는 이점이 있다.

Claims (6)

  1. 유동성이 있는 땜납을 수용하는 용기와, 상기 용기의 일측하단에 장착되어 상기 용기내의 땜납이 일정한 방향으로 흐르도록 하는 가압수단과, 반도체 패키지를 이송하여 상기 용기내의 땜납이 외부리이드에 도포되도록 하는 이송수단을 구비하고 상기 반도체 패키지의 외부리이드에 땜납을 도포하는 납땜용 반도체 패키지 제조장치에 있어서, 상기 용기의 내부에 탑재되는 소정 형상의 노즐을 구비하여, 상기 가압수단에 의해 웨이브가 형성되는 상기 땜납의 상부 표면에 웨이브가 형성되도록 하여 상기 웨이브가 상기 외부리이드는 포함하고 패키지 몸체는 노출되도록 굴곡지게 함으로써 땜납이 타이바의 돌출부분에 도포되지 않도록하는 반도체 패키지 제조장치.
  2. 제1항에 있어서, 상기 노즐이 U자 및 V자로 이루어지는 군에서 임의로 선택되는 하나의 형상으로 형성되는 반도체 패키지 제조장치.
  3. 제1항에 있어서, 상기 노즐이 상기 용기에 적어도 두개 장착되어 여러개의 반도체 패키지를 한번의 공정을 납땜할 수 있도록 된 반도체 패키지 제조장치.
  4. 제1항에 있어서, 상기 외부리이드들의 끝단과 상기 노즐의 입구를 약 ±2mm의 간격이 되도록하여 납땜하는 반도체 패키지 제조장치.
  5. 제1항에 있어서, 상기 노즐과 용기 사이의 양측 간격의 합이 상기 노즐의 폭에 비해 1~1.5배 이상 큰 비율로 형성되는 반도체 패키지 제조장치.
  6. 제1항에 있어서, 상기 노즐 입구의 폭이 상기 외부리이드를 양단의 간격에 비해 -10∼+20% 정도의 크기로 형성되어 있는 반도체 패키지 제조장치.
KR1019920018549A 1992-10-09 1992-10-09 반도체 패키지 제조장치 KR950008235B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920018549A KR950008235B1 (ko) 1992-10-09 1992-10-09 반도체 패키지 제조장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920018549A KR950008235B1 (ko) 1992-10-09 1992-10-09 반도체 패키지 제조장치

Publications (2)

Publication Number Publication Date
KR940010280A KR940010280A (ko) 1994-05-24
KR950008235B1 true KR950008235B1 (ko) 1995-07-26

Family

ID=19340877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018549A KR950008235B1 (ko) 1992-10-09 1992-10-09 반도체 패키지 제조장치

Country Status (1)

Country Link
KR (1) KR950008235B1 (ko)

Also Published As

Publication number Publication date
KR940010280A (ko) 1994-05-24

Similar Documents

Publication Publication Date Title
US7015069B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
US7879653B2 (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same
US5455745A (en) Coated bonding wires in high lead count packages
US6278177B1 (en) Substrateless chip scale package and method of making same
EP0587294A1 (en) Semiconductor package
US7443010B2 (en) Matrix form semiconductor package substrate having an electrode of serpentine shape
KR100214544B1 (ko) 볼 그리드 어레이 반도체 패키지
KR950008235B1 (ko) 반도체 패키지 제조장치
KR950012925B1 (ko) 반도체 리이드 프레임
JPS62169457A (ja) 半導体装置用リ−ドフレ−ム
KR960004102B1 (ko) 반도체 소자의 솔더지그
KR950006434B1 (ko) 리이드 프레임
KR950006435B1 (ko) 리이드 프레임
JP2000351066A (ja) はんだ付け構造体装置、配線回路装置、リードフレームおよびはんだ付け方法
JPS59189662A (ja) 樹脂封止型半導体装置
KR0169893B1 (ko) 더미리드와 히트싱크의 직접 전기적 연결 구조를 갖는 파워 패키지
KR100222294B1 (ko) 반도체 패키지
KR100255180B1 (ko) 비 장방형 반도체칩을 가진 반도체 장치
KR19980025622A (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR200213530Y1 (ko) 반도체패키지용 리드프레임의 반도체칩탑재판 구조
JPS5947749A (ja) レジンパツケ−ジ型半導体装置
KR20000001410A (ko) 볼그리드어레이 패키지
KR940004148B1 (ko) 소켓형 디바이스와 그 제조방법
KR0147157B1 (ko) 티형 고집적 반도체 패키지
KR100674502B1 (ko) Blp형 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010607

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee