KR950005221B1 - 아날로그 · 디지탈 혼재 집적회로 - Google Patents

아날로그 · 디지탈 혼재 집적회로 Download PDF

Info

Publication number
KR950005221B1
KR950005221B1 KR1019920006748A KR920006748A KR950005221B1 KR 950005221 B1 KR950005221 B1 KR 950005221B1 KR 1019920006748 A KR1019920006748 A KR 1019920006748A KR 920006748 A KR920006748 A KR 920006748A KR 950005221 B1 KR950005221 B1 KR 950005221B1
Authority
KR
South Korea
Prior art keywords
digital
analog
signal
unit
clock signal
Prior art date
Application number
KR1019920006748A
Other languages
English (en)
Other versions
KR920020516A (ko
Inventor
야스시 히라타
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR920020516A publication Critical patent/KR920020516A/ko
Application granted granted Critical
Publication of KR950005221B1 publication Critical patent/KR950005221B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)

Abstract

내용 없음.

Description

아날로그·디지탈 혼재 집적회로
제1도는 본 발명의 제1실시예를 나타낸 도면.
제2도는 본 발명의 제2실시예를 나타낸 도면.
제3도는 본 발명의 제3실시예를 나타낸 도면.
제4도는 본 발명의 제4실시예를 나타낸 도면.
제5도는 종래의 아날로그·디지탈 혼재 집적회로의 일례를 나타낸 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : AD변환기 12 : 디지탈신호
13 : 디지탈부 14 : 클럭신호 생성부
14A : 아날로그 동작클럭신호 14D : 디지탈부 동작클럭신호
15 : 아날로그 입력신호 16 : AD비지신호
17 : 오아회로 18 : 외부 주변회로
19 : 클럭신호생성부 제어신호
[산업상의 이용분야]
본 발명은 아날로그신호를 처리하는 회로와 디지탈신호를 처리하는 회로가 혼재(混在)된 아날로그·디지탈 혼재 집적회로에 관한 것이다.
[종래의 기술 및 그 문제점]
제5도는 종래의 아날로그·디지탈 혼재 집적회로의 일례를 나타낸 블록도로서, 아날로그신호를 처리해서 디지탈신호로 변환시키는 아날로그부(1)와, 상기 디지탈신호의 처리를 수행하는 디지탈부(3)가 신호선(2)에 의해 연결되고 있고, 아날로그부(1)에 동작클럭신호(4A)를, 디지탈부(3)에 동작클럭신호(4D)를 각각 공급하는 클럭신호 생성부(4)가 설치되어 있다. 또, 아날로그부(1)에는 아날로그 입력신호(5)에 접속되어 있다.
이와같은 회로구성에 있어서, 클럭신호 생성부(4)는 아날로그부 동작클럭신호 (4A)와 디지탈부 동작클럭신호(4D)를 항상 공급하고 있는 바, 아날로그부(1)가 처리동작중이어도 디지탈부 동작클럭신호(4D)는 디지탈부(3)에 항상 공급되어 디지탈부 (3)의 처리동작이 수행되도록 구성되어 있다.
이와 같은 종래의 아날로그·디지탈 혼재 집적회로에 있어서는, 아날로그부 처리동작중에도 디지탈부로 동작클럭신호가 공급되어 디지탈부의 동작이 수행되기 때문에 디지탈부에서 발생되는 디지탈잡음이 아날로그부의 처리에 영향을 미처 아날로그부의 처리 정밀도를 저하시킨다는 문제점이 있었다.
이 경우, 정밀도가 저하된 아날로그부에서 디지탈신호로 변환된 디지탈신호를 이용하여 디지탈부에서 신호처리를 수행한 경우, 소정의 보정이 필요로 되어 왔다. 그러나, 아날로그부로부터의 아날로그·디지탈 변환데이타가 많아지게 되면, 그 보정에 필요한 시간도 길어지게 된다는 문제점도 있었다.
[발명의 목적]
본 발명의 상기한 점을 감안하여 발명된 것으로, 아날로그부의 처리 정밀도를 향상시킨 아날로그·디지탈 혼재 집적회로를 제공함에 그 목적이 있었다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 아날로그신호를 처리해서 디지탈신호로 변환시키는 아날로그부와, 상기 디지탈신호의 처리를 수행하는 디지탈부, 상기 아날로그부와 상기 디지탈부에 동작클럭신호를 공급하는 클럭신호 생성부로 구성된 것을 특징으로 하는 아날로그·디지탈 혼재 집적회로에 있어서, 상기 아날로그부의 동작중에는 상기 디지탈부에 공급되는 동작클럭을 정지시키는 클럭정지수단을 설치한 것을 특징으로 한다.
또 본 발명에 있어서, 상기 클럭정지수단은 상기 아날로그부가 동작중인 것을 나타내는 신호를 인가 받아서 상기 클럭신호 생성부의 디지탈부에 대한 클럭신호공급을 정지시키도록 된 것을 특징으로 한다.
또한 본 발명에 있어서, 상기 클럭정지수단이 디지탈부내에 설치된 것을 특징으로 한다.
또한 본 발명은, 아날로그부가 동작중인 것을 나타내는 신호가 외부회로의 동작을 정지시키기 위해 외부회로에도 공급되는 것을 특징으로 한다.
(작용)
상기와 같이 구성된 본 발명은, 아날로그부의 동작중에는 클럭정지 수단이 디지탈부에 공급되는 동작클럭신호를 정지시키기 때문에 디지탈부에서 발생되는 디지탈잡음을 절감시킨다. 따라서, 상기 디지탈잡음이 아날로그부로 인가되는 영향이 감소되어 아날로그부의 정밀도를 향상시키면서 안정시킬 수 있게 된다.
(실시예)
이하, 예시도면을 참조하여 본 발명에 따른 1실시예를 상세히 설명한다.
제1도는 본 발명의 1실시예를 나타낸 아날로그·디지탈 혼재 집적회로의 블럭도로서, 본 실시예에서는 아날로그부로서 아날로그 입력신호(15)를 디지탈신호(12)로 변환시키는 아날로그·디지탈 변환기(11: 이하, AD변환기로 칭함)가 사용되고 있고, 디지탈부(13)는 AD변환기(11)로부터 출력되는 디지탈신호(12)를 입력으로 하여 디지탈처리를 수행한다. 또, AD변환기(11)용의 동작클럭신호(14A)와 디지탈부(13)용 동작클럭신호(14D)를 생성시키는 클럭신호 생성부(14)가 설치되어 있고, 상기 AD변환기(11)로부터는 AD변환기(11)가 변환동작중인 것을 나타내는 AD비지신호(16)가 클럭신호 생성부(14)로 출력되고 있다.
이와 같은 구성에 있어서, 아날로그 입력신호(15)가 입력되면, AD변환기(11)는 아날로그 입력신호(15)를 디지탈신호(12)로 변환시키는 변환동작을 개시함과 동시에, 변환동작중임을 나타내는 AD비지신호(16)를 상승시켜 이를 클럭신호 생성부(14)로 출력한다. 그리고, 상기 클럭신호 생성부(14)는 이를 검지해서 디지탈부(13)의 동작클럭신호(14D)를 0 또는 1로 고정하여 정지시킨다. 여기서, 상기 AD변환기(11)용의 동작클럭신호(14A)는 연속적으로 출력되고 있다.
다음에, AD변환기(11)는 디지탈신호(12)에 대한 변환동작을 종료하면, AD비지신호(16)를 하강시키고, 상기 클럭신호 생성부(14)는 이를 검지하여 디지탈부(13)용 동작클럭신호(14D)를 재차 출력하며, 디지탈부(13)는 이에 따라 재동작을 개시한다. 즉, AD변환기(11)의 변환동작중을 나타내는 AD비지신호(16)가 클럭신호 생성부 (14)로 입력되고 있는 기간, 즉 AD비지신호(16)가 상승되어 있는 기간에만 디지탈부 (13)의 동작클럭신호(14D)가 정지된다.
이와 같이 제1도에 나타낸 실시예에서는 아날로그부가 동작중임을 나타내는 시호를 클럭신호 생성부(14)로 입력시켜 디지탈부(13)용 동작클럭신호(14D)를 멈추게 하여 디지탈부(13)의 동작을 정시키기기 때문에 디지탈부(13)의 동작에 의해 발생되는 디지탈잡음이 절감되어 아날로그부의 정밀도를 향상시킬 수 있게 된다. 이 때문에 아날로그부로 부터 출력되는 디지탈신호(12)의 정밀도가 향상되어 디지탈부(13)에서의 보정처리가 불필요하게 된다.
제2도는 본 발명의 제2실시예를 나타낸 회로도로서, 제1도에 나타낸 회로 구성부분과 동일 부분에는 동일한 참조부호를 붙이고, 그에 대한 상세한 설명을 생략한다.
제2도에 나타낸 실시예에서는 디지탈부(13)중에 AD비지신호(16)에 의해 제어되는 입력정지회로가 설치되어 있고, 이 입력정지회로가 동작함으로써 디지탈부용 동작클럭신호(14D)의 입력이 정지된다.
따라서, 클럭신호 생성부(14)로부터는 아날로그부의 동작에 관계없이 디지탈부 (13)용 동작클럭신호(14D)가 출력되고 있지만, 아날로그부(11)의 동작중에는 디지탈부(13)에 동작클럭신호(14D)가 입력되지 않아 디지탈부(13)는 동작을 정지한다. 한편, 제2도의 실시예에서는 입력정지회로로서 오아회로(17)가 이용되고 있다.
제3도는 본 발명의 제3실시예를 나타낸 것으로, 본 실시예의 경우 AD비지신호 (16)를 외부로 출력시켜 집적회로내의 디지탈부(13)만이 아니고, 외부 주변회로(도시되지 않았음)까지도 정지시킴으로써, 한층 더 디지탈잡음의 절감을 도모하고 있다.
제4도는 본 발명의 제4실시예를 나타낸 것으로, 본 실시예의 경우 AD비지신호 (16)를 외부 주변회로(18)로 출력시키고, 외부 주변회로(18)로부터 클럭신호 생성부 (14)로 인가되는 제어신호(19)를 이용하여 클럭신호 생성부(14)로부터의 디지탈부 (13)용 동작클럭신호(14D)를 정지시키고 있다. 여기서, 디지탈부용 동작클럭신호 (14D)의 정지중에는 외부주변회로(18)가 동작하고 있어도, 동작하고 있지 않아도 어느 것이라도 염려가 없다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 아날로그부 동작중에 그 동작중을 나타내는 신호를 검지하여 디지탈부의 동작에 이용되는 동작클럭신호를 정지시키는 클럭정지수단을 설치하였기 때문에 디지탈부의 동작에 기인해서 발생되는 디지탈잡음을 절감시켜 아날로그부의 정밀도의 향상과 안정화를 도모할 수 있게 된다.

Claims (4)

  1. 아날로그신호를 처리해서 디지탈신호로 변환시키는 아날로그부(11)와, 상기 디지탈신호의 처리를 수행하는 디지탈부(13)와, 상기 아날로그부(11)와 상기 디지탈부 (13)에 동작클럭신호(14A,14D)를 공급하는 클럭신호 생성부(14)로 구성된 것을 특징으로 하는 아날로그·디지탈 혼재 집적회로에 있어서, 상기 아날로그부(11)의 동작중에는 상기 디지탈부(13)에 공급되는 동작클럭을 정지시키는 클럭정지수단을 설치한 것을 특징으로 하는 아날로그·디지탈 혼재 집적회로.
  2. 제1항에 있어서, 상기 클럭정지수단은 상기 아날로그부(11)가 동작중인 것을 나타내는 신호를 인가받아서 상기 클럭신호 생성부(14)의 디지탈부(13)에 대한 클럭신호공급을 정지시키도록 된 것을 특징으로 하는 아날로그·디지탈 혼재 집적회로.
  3. 제2항에 있어서, 상기 클럭정지수단(17)이 디지탈부(13)내에 설치된 것을 특징으로 하는 아날로그·디지탈 혼재 집적회로.
  4. 제1항에 있어서, 상기 아날로그부(11)가 동작중인 것을 나타내는 신호가 외부회로의 동작을 정지시키기 위해 외부회로에도 공급되도록 된것을 특징으로 하는 아날로그·디지탈 혼재 집적회로.
KR1019920006748A 1991-04-30 1992-04-22 아날로그 · 디지탈 혼재 집적회로 KR950005221B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-098823 1991-04-30
JP3098823A JP2777291B2 (ja) 1991-04-30 1991-04-30 アナログ・ディジタル混在集積回路

Publications (2)

Publication Number Publication Date
KR920020516A KR920020516A (ko) 1992-11-21
KR950005221B1 true KR950005221B1 (ko) 1995-05-22

Family

ID=14230024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920006748A KR950005221B1 (ko) 1991-04-30 1992-04-22 아날로그 · 디지탈 혼재 집적회로

Country Status (3)

Country Link
US (1) US5373293A (ko)
JP (1) JP2777291B2 (ko)
KR (1) KR950005221B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170001565U (ko) 2015-10-26 2017-05-10 최병석 옷감인장장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3055192B2 (ja) 1991-03-18 2000-06-26 株式会社デンソー 音声認識装置
US5649160A (en) * 1995-05-23 1997-07-15 Microunity Systems Engineering, Inc. Noise reduction in integrated circuits and circuit assemblies
US5706004A (en) * 1995-09-18 1998-01-06 Phylon Communications, Inc. System for reducing noise coupling between digital and analog circuitry
US6091349A (en) * 1998-09-30 2000-07-18 Cirrus Logic, Inc. Noise management scheme for high-speed mixed-signal integrated circuits
US6963626B1 (en) 1998-10-02 2005-11-08 The Board Of Trustees Of The Leland Stanford Junior University Noise-reducing arrangement and method for signal processing
US6215432B1 (en) 1999-03-04 2001-04-10 Atmel Corporation Reducing digital switching noise in mixed signal IC's
US6137429A (en) * 1999-03-08 2000-10-24 Motorola, Inc. Circuit and method for attenuating noise in a data converter
JP2003037172A (ja) * 2001-07-23 2003-02-07 Niigata Seimitsu Kk アナログ・デジタル混載集積回路
JP3889659B2 (ja) * 2002-04-25 2007-03-07 株式会社ルネサステクノロジ Ａ／ｄ変換器
US7940202B1 (en) 2008-07-31 2011-05-10 Cypress Semiconductor Corporation Clocking analog components operating in a digital system
JP5371808B2 (ja) * 2010-01-26 2013-12-18 ルネサスエレクトロニクス株式会社 マイクロコンピュータ、半導体装置及びマイクロコンピュータ応用機器
CN103199862B (zh) * 2013-02-21 2016-06-22 四川电力科学研究院 一种用于模数混合录波的数据同步方法
DE102017110821A1 (de) 2016-01-25 2018-07-26 Samsung Electronics Co., Ltd. Halbleitervorrichtung
US10429881B2 (en) 2016-01-25 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device for stopping an oscillating clock signal from being provided to an IP block, a semiconductor system having the semiconductor device, and a method of operating the semiconductor device
US10248155B2 (en) 2016-01-25 2019-04-02 Samsung Electronics Co., Ltd. Semiconductor device including clock generating circuit and channel management circuit
US10303203B2 (en) 2016-01-25 2019-05-28 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system and method for operating semiconductor device
KR102467172B1 (ko) 2016-01-25 2022-11-14 삼성전자주식회사 반도체 장치
US10296066B2 (en) 2016-01-25 2019-05-21 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system, and method of operating the semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4303880A (en) * 1979-09-26 1981-12-01 Sangamo Weston, Inc. Gated precision offset circuit for a digital meter having a dual slope analog-to-digital converter
US4544914A (en) * 1979-12-17 1985-10-01 Trw Inc. Asynchronously controllable successive approximation analog-to-digital converter
WO1987004880A1 (en) * 1986-01-30 1987-08-13 Plessey Overseas Limited Analogue to digital conversion: method and apparatus therefor
JPS6458043A (en) * 1987-08-28 1989-03-06 Nec Corp Microcomputer incorporating a/d and d/a converters
US4990912A (en) * 1988-10-21 1991-02-05 Wavetek Rf Products, Inc. Digital peak/valley detector
JPH02297683A (ja) * 1989-05-11 1990-12-10 Nec Corp マイクロコンピュータ
DE3933491A1 (de) * 1989-10-06 1991-04-18 Endress Hauser Gmbh Co Anordnung zur umwandlung einer elektrischen eingangsgroesse in ein dazu proportionales elektrisches gleichsignal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170001565U (ko) 2015-10-26 2017-05-10 최병석 옷감인장장치

Also Published As

Publication number Publication date
KR920020516A (ko) 1992-11-21
JP2777291B2 (ja) 1998-07-16
US5373293A (en) 1994-12-13
JPH04328624A (ja) 1992-11-17

Similar Documents

Publication Publication Date Title
KR950005221B1 (ko) 아날로그 · 디지탈 혼재 집적회로
DE59010051D1 (de) Monolithisch integrierter hochauflösender Analog-Digital-Umsetzer
US6411241B1 (en) A/D converter
JP2007288502A (ja) 画像処理装置、画像読み取り装置、及び画像形成装置
JPS6450670A (en) Picture processor
JPS63110840A (ja) 同期検出回路
KR970002377B1 (ko) 포터블 피시(pc)의 마우스 선택 제어장치
JPS60113532A (ja) Ａｄコンバ−タ
JPH05250058A (ja) マイクロコントローラ
JP2000295101A (ja) 半導体装置
KR100311012B1 (ko) 인쇄회로기판 검사 시스템
KR19980026858A (ko) 아날로그 디지털 컨버터 제어 회로
JPS6412723A (en) A/d converter with clamping circuit
JPH03104417A (ja) Ａ／ｄ変換装置
KR900012441A (ko) 아날로그 디지탈 변환회로를 갖는 반도체 집적회로 장치
KR20020034692A (ko) 전력 변환기의 제어 시스템
KR20030056903A (ko) 아날로그-디지털 변환장치
JPS6489097A (en) Semiconductor integrated circuit
JPS57186826A (en) Analog-to-digital converter
KR920004928B1 (ko) A/d 변환기의 상한 기준전압을 공급하는 장치
JPS57201382A (en) Digital television set
KR100273246B1 (ko) 스테이트머신에러수정장치
KR920022820A (ko) 화상 확대 처리 회로
KR19990069442A (ko) 자동 파워-다운 기능을 갖는 아날로그/디지탈 변환회로
JPH11224136A (ja) サンプリング回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060502

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee