JPH05250058A - マイクロコントローラ - Google Patents
マイクロコントローラInfo
- Publication number
- JPH05250058A JPH05250058A JP4049716A JP4971692A JPH05250058A JP H05250058 A JPH05250058 A JP H05250058A JP 4049716 A JP4049716 A JP 4049716A JP 4971692 A JP4971692 A JP 4971692A JP H05250058 A JPH05250058 A JP H05250058A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- converter
- mode
- microcontroller
- low noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明は、ＡＤコンバータとＣＰＵと制御部
とが同一チップ上に搭載されることによって小形化さ
れ、しかも、マイクロコンバータ内で発生するノイズに
よって上記のＡＤコンバータの精度が低下することを防
止して高精度なＡＤ変換を可能となすマイクロコントロ
ーラを提供することを目的とする。 【構成】 ＡＤコンバータとＣＰＵと制御部とが同一チ
ップ上に搭載されていて、上記ＣＰＵには上記のＡＤコ
ンバータの動作に応答してＣＰＵを低ノイズに移行する
低ノイズ移行手段とＡＤコンバータの動作完了に応答し
て低ノイズモード移行手段の動作を解除する通常モード
復帰手段とが設けられている。
とが同一チップ上に搭載されることによって小形化さ
れ、しかも、マイクロコンバータ内で発生するノイズに
よって上記のＡＤコンバータの精度が低下することを防
止して高精度なＡＤ変換を可能となすマイクロコントロ
ーラを提供することを目的とする。 【構成】 ＡＤコンバータとＣＰＵと制御部とが同一チ
ップ上に搭載されていて、上記ＣＰＵには上記のＡＤコ
ンバータの動作に応答してＣＰＵを低ノイズに移行する
低ノイズ移行手段とＡＤコンバータの動作完了に応答し
て低ノイズモード移行手段の動作を解除する通常モード
復帰手段とが設けられている。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコントローラの
改良に関する。特に、マイクロコントローラのアナログ
ディジタルコンバータ（以下、ＡＤコンバータと云
う。）とＣＰＵと制御部とが同一チップ上に搭載される
ことによって小形化され、しかも、マイクロコントロー
ラ内で発生するノイズによって上記のＡＤコンバータの
精度が低下することを防止して高精度なアナログディジ
タル変換（以下、ＡＤ変換と云う。）を可能となすマイ
クロコントローラを提供することを目的とする改良に関
する。
改良に関する。特に、マイクロコントローラのアナログ
ディジタルコンバータ（以下、ＡＤコンバータと云
う。）とＣＰＵと制御部とが同一チップ上に搭載される
ことによって小形化され、しかも、マイクロコントロー
ラ内で発生するノイズによって上記のＡＤコンバータの
精度が低下することを防止して高精度なアナログディジ
タル変換（以下、ＡＤ変換と云う。）を可能となすマイ
クロコントローラを提供することを目的とする改良に関
する。
【０００２】
【従来の技術】近年、マイクロコントローラを構成する
ＣＰＵの演算速度はますます向上し複雑な処理を行うこ
とが可能となった結果、マイクロコントローラに入力さ
れるアナログデータをディジタル量に変換して上記のＣ
ＰＵに出力するＡＤコンバータに対して高解像度・高精
度が強く要求されている。
ＣＰＵの演算速度はますます向上し複雑な処理を行うこ
とが可能となった結果、マイクロコントローラに入力さ
れるアナログデータをディジタル量に変換して上記のＣ
ＰＵに出力するＡＤコンバータに対して高解像度・高精
度が強く要求されている。
【０００３】ところが、ＡＤコンバータのビット数を増
大してＡＤコンバータの高解像度化・高精度化を図る
と、１ビット当りのアナログ入力の幅が狭くなるので、
ＡＤコンバータをＣＰＵと同一チップ上に搭載した場合
にＣＰＵが発生するノイズの影響を受けてＡＤコンバー
タが誤換算しＡＤコンバータの所望の精度が得られない
場合がある。
大してＡＤコンバータの高解像度化・高精度化を図る
と、１ビット当りのアナログ入力の幅が狭くなるので、
ＡＤコンバータをＣＰＵと同一チップ上に搭載した場合
にＣＰＵが発生するノイズの影響を受けてＡＤコンバー
タが誤換算しＡＤコンバータの所望の精度が得られない
場合がある。
【０００４】そこで、従来技術に係るマイクロコントロ
ーラにおいてアナログ入力データを高精度で処理する場
合には、ＡＤコンバータとＣＰＵとは同一チップ上に搭
載せず、ＡＤコンバータモジュールとＣＰＵチップとに
分けてこれらをプリント板上に搭載してマイクロコント
ローラを構成している。
ーラにおいてアナログ入力データを高精度で処理する場
合には、ＡＤコンバータとＣＰＵとは同一チップ上に搭
載せず、ＡＤコンバータモジュールとＣＰＵチップとに
分けてこれらをプリント板上に搭載してマイクロコント
ローラを構成している。
【０００５】
【発明が解決しようとする課題】上記のように、従来技
術に係るマイクロコントローラは、ＡＤコンバータモジ
ュールとＣＰＵチップとがプリント板上に搭載されて構
成されているので、マイクロコントローラの小形化は極
めて困難であると云う欠点を有している。
術に係るマイクロコントローラは、ＡＤコンバータモジ
ュールとＣＰＵチップとがプリント板上に搭載されて構
成されているので、マイクロコントローラの小形化は極
めて困難であると云う欠点を有している。
【０００６】本発明の目的は、この欠点を解消すること
にあり、マイクロコントローラのＡＤコンバータとＣＰ
Ｕと制御部とが同一チップ上に搭載されることによって
小形化され、しかも、マイクロコントローラ内で発生す
るノイズによって上記のＡＤコンバータの精度が低下す
ることを防止して高精度なＡＤ変換を可能とするマイク
ロコントローラを提供することにある。
にあり、マイクロコントローラのＡＤコンバータとＣＰ
Ｕと制御部とが同一チップ上に搭載されることによって
小形化され、しかも、マイクロコントローラ内で発生す
るノイズによって上記のＡＤコンバータの精度が低下す
ることを防止して高精度なＡＤ変換を可能とするマイク
ロコントローラを提供することにある。
【０００７】
【課題を解決するための手段】上記の目的は、下記のい
ずれの手段をもっても達成される。
ずれの手段をもっても達成される。
【０００８】第１の手段は、ＡＤコンバータ（１）とＣ
ＰＵ（２）と制御部（３）とが同一チップ上に搭載され
ているマイクロコントローラにおいて、前記のＣＰＵ
（２）には、前記のＡＤコンバータ（１）の動作に応答
して前記のＣＰＵ（２）を低ノイズモードに移行する低
ノイズモード移行手段（21）と、前記のＡＤコンバータ
（１）の動作完了に応答して前記の低ノイズモード移行
手段（21）の動作を解除する通常モード復帰手段（22）
とが設けられているマイクロコントローラである。
ＰＵ（２）と制御部（３）とが同一チップ上に搭載され
ているマイクロコントローラにおいて、前記のＣＰＵ
（２）には、前記のＡＤコンバータ（１）の動作に応答
して前記のＣＰＵ（２）を低ノイズモードに移行する低
ノイズモード移行手段（21）と、前記のＡＤコンバータ
（１）の動作完了に応答して前記の低ノイズモード移行
手段（21）の動作を解除する通常モード復帰手段（22）
とが設けられているマイクロコントローラである。
【０００９】上記の構成において、前記の低ノイズモー
ドは、例えば前記のＣＰＵ（２）の演算手段の動作を停
止するスリープモードにすることにより実現できる。
ドは、例えば前記のＣＰＵ（２）の演算手段の動作を停
止するスリープモードにすることにより実現できる。
【００１０】第２の手段は、ＡＤコンバータ（１）とＣ
ＰＵ（２）と制御部（３）とが同一チップ上に搭載され
ているマイクロコントローラにおいて、前記のＣＰＵ
（２）には第１のクロックジェネレータ（26）が設けら
れ、前記のＣＰＵ（２）は、前記のＡＤコンバータ
（１）の動作に応答して前記のＣＰＵ（２）の演算手段
とクロックジェネレータと入出力回路の動作を停止する
ストップモードに移行するストップモード移行手段（2
4）と、前記のＡＤコンバータ（１）の動作完了に応答
して前記のストップモード移行手段（24）の動作を解除
する通常モード復帰手段（22）とを有し、前記の制御部
（３）には第２のクロックジェネレータ（36）が設けら
れ、この第２のクロックジェネレータ（36）は前記の制
御部（３）と前記のＡＤコンバータ（１）とを動作させ
るマイクロコントローラである。
ＰＵ（２）と制御部（３）とが同一チップ上に搭載され
ているマイクロコントローラにおいて、前記のＣＰＵ
（２）には第１のクロックジェネレータ（26）が設けら
れ、前記のＣＰＵ（２）は、前記のＡＤコンバータ
（１）の動作に応答して前記のＣＰＵ（２）の演算手段
とクロックジェネレータと入出力回路の動作を停止する
ストップモードに移行するストップモード移行手段（2
4）と、前記のＡＤコンバータ（１）の動作完了に応答
して前記のストップモード移行手段（24）の動作を解除
する通常モード復帰手段（22）とを有し、前記の制御部
（３）には第２のクロックジェネレータ（36）が設けら
れ、この第２のクロックジェネレータ（36）は前記の制
御部（３）と前記のＡＤコンバータ（１）とを動作させ
るマイクロコントローラである。
【００１１】第３の手段は、ＡＤコンバータ（１）とＣ
ＰＵ（２）と制御部（３）とが同一チップ上に搭載され
ているマイクロコントローラにおいて、前記のチップ上
にクロックジェネレータ（４）が設けられ、このクロッ
クジェネレータ（４）の出力は前記のＣＰＵ（２）と前
記の制御部（３）とに入力され、前記のＡＤコンバータ
（１）の動作に応答して前記のＣＰＵ（２）の演算手段
とクロックジェネレータと入出力回路の動作を停止する
ストップモードに移行するストップモード移行手段（2
5）と、前記のＡＤコンバータ（１）の動作完了に応答
して前記のストップモード移行手段（25）の動作を解除
する通常モード復帰手段（22）とを有するマイクロコン
トローラである。
ＰＵ（２）と制御部（３）とが同一チップ上に搭載され
ているマイクロコントローラにおいて、前記のチップ上
にクロックジェネレータ（４）が設けられ、このクロッ
クジェネレータ（４）の出力は前記のＣＰＵ（２）と前
記の制御部（３）とに入力され、前記のＡＤコンバータ
（１）の動作に応答して前記のＣＰＵ（２）の演算手段
とクロックジェネレータと入出力回路の動作を停止する
ストップモードに移行するストップモード移行手段（2
5）と、前記のＡＤコンバータ（１）の動作完了に応答
して前記のストップモード移行手段（25）の動作を解除
する通常モード復帰手段（22）とを有するマイクロコン
トローラである。
【００１２】第４の手段は、ＡＤコンバータ（１）とＣ
ＰＵ（２）と制御部（３）とが同一チップ上に搭載され
ているマイクロコントローラにおいて、前記のＣＰＵ
（２）の入出力回路（27）には、前記のＡＤコンバータ
（１）の動作に応答してその動作を停止する入出力回路
動作停止手段（271)と、前記のＡＤコンバータ（１）の
動作完了に応答して前記の入出力回路動作停止手段（27
1)の動作を解除する通常動作復帰手段（272)とが設けら
れているマイクロコントローラである。
ＰＵ（２）と制御部（３）とが同一チップ上に搭載され
ているマイクロコントローラにおいて、前記のＣＰＵ
（２）の入出力回路（27）には、前記のＡＤコンバータ
（１）の動作に応答してその動作を停止する入出力回路
動作停止手段（271)と、前記のＡＤコンバータ（１）の
動作完了に応答して前記の入出力回路動作停止手段（27
1)の動作を解除する通常動作復帰手段（272)とが設けら
れているマイクロコントローラである。
【００１３】
【作用】本発明に係るマイクロコントローラにおいて
は、マイクロコントローラのＡＤコンバータを起動する
とＣＰＵは自動的に低ノイズモード（例えば、スリープ
モード）、ストップモード、または、入出力回路動作停
止状態に入り、マイクロコントローラ内のノイズ発生源
を大幅に停止するので、上記のノイズ発生源が発生する
ノイズによって上記のＡＤコンバータの精度が低下する
ことを防止することができる。そして、ＡＤコンバータ
によるＡＤ変換が完了するとＣＰＵは自動的に通常モー
ドに移行する。
は、マイクロコントローラのＡＤコンバータを起動する
とＣＰＵは自動的に低ノイズモード（例えば、スリープ
モード）、ストップモード、または、入出力回路動作停
止状態に入り、マイクロコントローラ内のノイズ発生源
を大幅に停止するので、上記のノイズ発生源が発生する
ノイズによって上記のＡＤコンバータの精度が低下する
ことを防止することができる。そして、ＡＤコンバータ
によるＡＤ変換が完了するとＣＰＵは自動的に通常モー
ドに移行する。
【００１４】
【実施例】以下、図面を参照して、本発明の五つの実施
例に係るマイクロコントローラについて説明する。
例に係るマイクロコントローラについて説明する。
【００１５】図１は第１実施例（請求項１に対応）に係
るマイクロコントローラの構成図である。 図１参照 図において、１はＡＤコンバータであり、２はＣＰＵで
あり、21はＣＰＵ２の低ノイズモード移行手段であり、
22はＣＰＵ２の通常モード復帰手段であり、23はクロッ
クジェネレータである。３は上記のＡＤコンバータ１の
制御を行い、ＡＤ変換の開始時及び完了時に上記のＣＰ
Ｕ２に対して低ノイズモード移行信号及び通常モード復
帰信号を出力する制御部である。上記のＡＤコンバータ
１と低ノイズモード移行手段21・通常モード復帰手段22
・クロックを発生する発振回路であるクロックジェネレ
ータ23を有するＣＰＵ２と制御部３とは同一チップ上に
搭載されている。
るマイクロコントローラの構成図である。 図１参照 図において、１はＡＤコンバータであり、２はＣＰＵで
あり、21はＣＰＵ２の低ノイズモード移行手段であり、
22はＣＰＵ２の通常モード復帰手段であり、23はクロッ
クジェネレータである。３は上記のＡＤコンバータ１の
制御を行い、ＡＤ変換の開始時及び完了時に上記のＣＰ
Ｕ２に対して低ノイズモード移行信号及び通常モード復
帰信号を出力する制御部である。上記のＡＤコンバータ
１と低ノイズモード移行手段21・通常モード復帰手段22
・クロックを発生する発振回路であるクロックジェネレ
ータ23を有するＣＰＵ２と制御部３とは同一チップ上に
搭載されている。
【００１６】つぎに、低ノイズモード移行動作について
説明する。まず、ＣＰＵ２から出力される起動信号Ａが
制御部３に入力されると、制御部３はＡＤコンバータ１
に起動信号Ｂに出力するとゝもに、ＣＰＵ２に低ノイズ
モード要求信号Ｃを出力する。ＡＤコンバータ１は起動
信号Ｂに応答して起動しアナログ入力をディジタル量に
変換するＡＤ変換を開始する。また、低ノイズモード要
求信号Ｃに応答してＣＰＵ２の低ノイズモード移行手段
21が動作し、ＣＰＵ２は低ノイズモードに移行する。そ
して、ＡＤ変換が完了するとＡＤコンバータ１は変換完
了信号Ｄを制御部３に出力する。制御部３はこの変換完
了信号Ｄに応答してＣＰＵ２に低ノイズモード解除信号
Ｅを出力する。この低ノイズモード解除信号Ｅに応答し
てＣＰＵ２の通常モード復帰手段22が動作し、ＣＰＵ２
は通常モードに復帰する。したがって、ＡＤコンバータ
１がＡＤ変換をしている期間はＣＰＵは低ノイズモード
動作をしているから、ノイズによるＡＤコンバータ１の
精度低下は防止される。
説明する。まず、ＣＰＵ２から出力される起動信号Ａが
制御部３に入力されると、制御部３はＡＤコンバータ１
に起動信号Ｂに出力するとゝもに、ＣＰＵ２に低ノイズ
モード要求信号Ｃを出力する。ＡＤコンバータ１は起動
信号Ｂに応答して起動しアナログ入力をディジタル量に
変換するＡＤ変換を開始する。また、低ノイズモード要
求信号Ｃに応答してＣＰＵ２の低ノイズモード移行手段
21が動作し、ＣＰＵ２は低ノイズモードに移行する。そ
して、ＡＤ変換が完了するとＡＤコンバータ１は変換完
了信号Ｄを制御部３に出力する。制御部３はこの変換完
了信号Ｄに応答してＣＰＵ２に低ノイズモード解除信号
Ｅを出力する。この低ノイズモード解除信号Ｅに応答し
てＣＰＵ２の通常モード復帰手段22が動作し、ＣＰＵ２
は通常モードに復帰する。したがって、ＡＤコンバータ
１がＡＤ変換をしている期間はＣＰＵは低ノイズモード
動作をしているから、ノイズによるＡＤコンバータ１の
精度低下は防止される。
【００１７】図２は本発明の第２実施例（請求項２に対
応）に係るマイクロコントローラの構成図である。 図２参照 第２実施例は第１実施例における低ノイズモードがスリ
ープモード（ＣＰＵ２の演算手段の動作を停止するモー
ド）である場合である。
応）に係るマイクロコントローラの構成図である。 図２参照 第２実施例は第１実施例における低ノイズモードがスリ
ープモード（ＣＰＵ２の演算手段の動作を停止するモー
ド）である場合である。
【００１８】図において、24はスリープモード移行手段
である。また、Ｆはスリープモード要求信号であり、Ｇ
はスリープモード解除信号である。その他の符号の説明
は図１の場合と同一である。
である。また、Ｆはスリープモード要求信号であり、Ｇ
はスリープモード解除信号である。その他の符号の説明
は図１の場合と同一である。
【００１９】本実施例のスリープモード移行動作の説明
は、第１実施例の動作説明における低ノイズモードをス
リープモードに置換したものであるので省略する。本実
施例は、クロックジェネレータ23は動作しているがＣＰ
Ｕ２の演算手段へのクロック供給を停止することによ
り、ＣＰＵ２の演算手段のみを動作停止し、周辺回路へ
のクロック供給は行って、タイマ・外部インタフェース
・シリアルポートは動作させたまゝにしておくものであ
り、構成が比較的単純であるから経済性があり、ノイズ
に対する要求度が比較的高くない場合には効果的であ
る。
は、第１実施例の動作説明における低ノイズモードをス
リープモードに置換したものであるので省略する。本実
施例は、クロックジェネレータ23は動作しているがＣＰ
Ｕ２の演算手段へのクロック供給を停止することによ
り、ＣＰＵ２の演算手段のみを動作停止し、周辺回路へ
のクロック供給は行って、タイマ・外部インタフェース
・シリアルポートは動作させたまゝにしておくものであ
り、構成が比較的単純であるから経済性があり、ノイズ
に対する要求度が比較的高くない場合には効果的であ
る。
【００２０】図３は本発明の第３実施例（請求項３に対
応）に係るマイクロコントローラの構成図である。 図３参照 図において、25はＣＰＵ２の演算手段と、タイマ・外部
インタフェース・シリアルポートの動作を停止するスト
ップモードにＣＰＵ２を移行するストップモード移行手
段であり、26はＣＰＵ２用の第１のクロックジェネレー
タであり、クロックを発生する発振回路である。36はＡ
Ｄコンバータ１用及び制御部３用の第２のクロックジェ
ネレータ（クロックを発生する発振回路）である。ま
た、Ｈはストップモード要求信号であり、Ｉはストップ
モード解除信号であり、ＣＬＫはクロックパルスであ
る。その他の符号の説明は図１の場合と同一である。本
実施例においても、ＡＤコンバータ１とＣＰＵ２と制御
部３とは同一チップ上に搭載される。
応）に係るマイクロコントローラの構成図である。 図３参照 図において、25はＣＰＵ２の演算手段と、タイマ・外部
インタフェース・シリアルポートの動作を停止するスト
ップモードにＣＰＵ２を移行するストップモード移行手
段であり、26はＣＰＵ２用の第１のクロックジェネレー
タであり、クロックを発生する発振回路である。36はＡ
Ｄコンバータ１用及び制御部３用の第２のクロックジェ
ネレータ（クロックを発生する発振回路）である。ま
た、Ｈはストップモード要求信号であり、Ｉはストップ
モード解除信号であり、ＣＬＫはクロックパルスであ
る。その他の符号の説明は図１の場合と同一である。本
実施例においても、ＡＤコンバータ１とＣＰＵ２と制御
部３とは同一チップ上に搭載される。
【００２１】つぎに、本実施例のストップモード移行動
作について説明する。まず、ＣＰＵ２から制御部３に出
力される起動信号Ａに応答して、制御部３はＡＤコンバ
ータ１に起動信号Ｂを出力するとゝもに、ＣＰＵ２にス
トップモード要求信号Ｈを出力する。ＡＤコンバータ１
は起動信号Ｂに応答して起動しＡＤ変換を開始する。ま
た、ストップモード要求信号Ｈに応答して、ＣＰＵ２の
ストップモード移行手段25が動作してＣＰＵ２の演算手
段と第１のクロックジェネレータ26とタイマ・外部イン
タフェース・シリアルポートの動作を停止させ、ＣＰＵ
２も停止させてストップモードに入る。ＡＤコンバータ
１と制御部３は、第２のクロックジェネレータ36によっ
てクロックパルスを供給されているので上記の第１のク
ロックジェネレータ26の動作停止（発振停止）にも拘ら
ず正常に動作する。つぎに、ＡＤ変換が完了するとＡＤ
コンバータ１は変換完了信号Ｄを制御部３に出力する。
制御部３はこの変換完了信号Ｄに応答してＣＰＵ２にス
トップモード解除信号Ｉを出力する。このストップモー
ド解除信号Ｉに応答してＣＰＵ２の通常モード復帰手段
22が動作し、ＣＰＵ２は通常モードに復帰する。したが
って、ＡＤコンバータ１のＡＤ変換中はＣＰＵ２はスト
ップモードにあるから、ノイズを大幅に低減することが
でき、ノイズによるＡＤコンバータ１の精度低下は防止
される。
作について説明する。まず、ＣＰＵ２から制御部３に出
力される起動信号Ａに応答して、制御部３はＡＤコンバ
ータ１に起動信号Ｂを出力するとゝもに、ＣＰＵ２にス
トップモード要求信号Ｈを出力する。ＡＤコンバータ１
は起動信号Ｂに応答して起動しＡＤ変換を開始する。ま
た、ストップモード要求信号Ｈに応答して、ＣＰＵ２の
ストップモード移行手段25が動作してＣＰＵ２の演算手
段と第１のクロックジェネレータ26とタイマ・外部イン
タフェース・シリアルポートの動作を停止させ、ＣＰＵ
２も停止させてストップモードに入る。ＡＤコンバータ
１と制御部３は、第２のクロックジェネレータ36によっ
てクロックパルスを供給されているので上記の第１のク
ロックジェネレータ26の動作停止（発振停止）にも拘ら
ず正常に動作する。つぎに、ＡＤ変換が完了するとＡＤ
コンバータ１は変換完了信号Ｄを制御部３に出力する。
制御部３はこの変換完了信号Ｄに応答してＣＰＵ２にス
トップモード解除信号Ｉを出力する。このストップモー
ド解除信号Ｉに応答してＣＰＵ２の通常モード復帰手段
22が動作し、ＣＰＵ２は通常モードに復帰する。したが
って、ＡＤコンバータ１のＡＤ変換中はＣＰＵ２はスト
ップモードにあるから、ノイズを大幅に低減することが
でき、ノイズによるＡＤコンバータ１の精度低下は防止
される。
【００２２】本実施例は第２実施例と比較して構成がや
ゝ複雑になるが、ノイズをより大幅に低減することがで
きるので、ノイズに対する要求度が高い場合に効果的で
ある。
ゝ複雑になるが、ノイズをより大幅に低減することがで
きるので、ノイズに対する要求度が高い場合に効果的で
ある。
【００２３】図４は本発明の第４実施例（請求項４に対
応）に係るマイクロコントローラの構成図である。 図４参照 本実施例が第３実施例と相違する点は、第３実施例にお
ける第１のクロックジェネレータ26と第２のクロックジ
ェネレータ36とが本実施例においては１個のクロックジ
ェネレータ４（クロックを発生する発振回路）に統合さ
れており、このクロックジェネレータ４から第１のクロ
ックバッファ５を介してＣＰＵ２にクロックパルスＣＬ
Ｋが供給され、またクロックジェネレータ４から第２の
クロックバッファ６を介して制御部３にクロックパルス
ＣＬＫが供給され、ストップモードへ移行するときは、
ストップモード要求信号Ｈに応答してストップモード移
行手段25が動作し、ＣＰＵ２の演算手段とタイマ・外部
インタフェース・シリアルポートの動作を停止するとゝ
もに第１のクロックバッファ５をオフしてＣＰＵ２への
クロック供給を停止することのみである。上記以外の符
号の説明及びストップモード移行動作の説明は第３実施
例の場合と同一であるので省略する。
応）に係るマイクロコントローラの構成図である。 図４参照 本実施例が第３実施例と相違する点は、第３実施例にお
ける第１のクロックジェネレータ26と第２のクロックジ
ェネレータ36とが本実施例においては１個のクロックジ
ェネレータ４（クロックを発生する発振回路）に統合さ
れており、このクロックジェネレータ４から第１のクロ
ックバッファ５を介してＣＰＵ２にクロックパルスＣＬ
Ｋが供給され、またクロックジェネレータ４から第２の
クロックバッファ６を介して制御部３にクロックパルス
ＣＬＫが供給され、ストップモードへ移行するときは、
ストップモード要求信号Ｈに応答してストップモード移
行手段25が動作し、ＣＰＵ２の演算手段とタイマ・外部
インタフェース・シリアルポートの動作を停止するとゝ
もに第１のクロックバッファ５をオフしてＣＰＵ２への
クロック供給を停止することのみである。上記以外の符
号の説明及びストップモード移行動作の説明は第３実施
例の場合と同一であるので省略する。
【００２４】上記のクロックジェネレータ４と第１のク
ロックバッファ５と第２のクロックバッファ６とはＡＤ
コンバータ１・ＣＰＵ２・制御部３を搭載するチップ上
に搭載される。
ロックバッファ５と第２のクロックバッファ６とはＡＤ
コンバータ１・ＣＰＵ２・制御部３を搭載するチップ上
に搭載される。
【００２５】本実施例は第３実施例と同等のノイズ防止
効果を有しながら第３実施例より小形化でき経済的効果
も高い。また、ストップモード解除後のＣＰＵ用クロッ
クの発振安定期間を必要としないのでＣＰＵ２の動作復
帰が早くなる。
効果を有しながら第３実施例より小形化でき経済的効果
も高い。また、ストップモード解除後のＣＰＵ用クロッ
クの発振安定期間を必要としないのでＣＰＵ２の動作復
帰が早くなる。
【００２６】図５は本発明の第５実施例（請求項５に対
応）に係るマイクロコントローラの構成図である。 図５参照 図において、27はＣＰＵ２の入出力回路であり、271 は
このタイマ・外部インタフェース・シリアルポート等の
入出力回路27に設けられた入出力回路動作停止手段であ
り、272 はこの入出力回路動作停止手段 271の動作を停
止する通常動作復帰手段である。Ｊは入出力停止要求信
号であり、Ｋは入出力停止解除信号である。その他の符
号は図１の場合と同一である。本実施例においても、Ａ
Ｄコンバータ１とＣＰＵ２と制御部３とは同一チップ上
に搭載されている。
応）に係るマイクロコントローラの構成図である。 図５参照 図において、27はＣＰＵ２の入出力回路であり、271 は
このタイマ・外部インタフェース・シリアルポート等の
入出力回路27に設けられた入出力回路動作停止手段であ
り、272 はこの入出力回路動作停止手段 271の動作を停
止する通常動作復帰手段である。Ｊは入出力停止要求信
号であり、Ｋは入出力停止解除信号である。その他の符
号は図１の場合と同一である。本実施例においても、Ａ
Ｄコンバータ１とＣＰＵ２と制御部３とは同一チップ上
に搭載されている。
【００２７】本実施例の場合、ＣＰＵ２から出力される
起動信号Ａに応答して制御部３はＡＤコンバータ１に起
動信号Ｂを出力するとゝもに入出力回路27に入出力停止
要求信号Ｊを出力する。この入出力停止要求信号Ｊに応
答して入出力回路27に設けられた入出力回路動作停止手
段 271が動作し、入出力回路の動作を停止する。つぎ
に、ＡＤ変換完了後、ＡＤコンバータ１が出力する変換
完了信号Ｄに応答して制御部３は入出力停止解除信号Ｋ
を入出力回路27に出力する。この入出力停止解除信号Ｋ
に応答して通常動作復帰手段 272が動作し入出力回路が
通常動作に復帰する。
起動信号Ａに応答して制御部３はＡＤコンバータ１に起
動信号Ｂを出力するとゝもに入出力回路27に入出力停止
要求信号Ｊを出力する。この入出力停止要求信号Ｊに応
答して入出力回路27に設けられた入出力回路動作停止手
段 271が動作し、入出力回路の動作を停止する。つぎ
に、ＡＤ変換完了後、ＡＤコンバータ１が出力する変換
完了信号Ｄに応答して制御部３は入出力停止解除信号Ｋ
を入出力回路27に出力する。この入出力停止解除信号Ｋ
に応答して通常動作復帰手段 272が動作し入出力回路が
通常動作に復帰する。
【００２８】したがって、本実施例においては、ＡＤコ
ンバータ１のＡＤ変換期間中、入出力回路27が動作を停
止しているので、入出力回路27が発生するノイズによる
ＡＤコンバータ１の精度低下を防止することができる。
ンバータ１のＡＤ変換期間中、入出力回路27が動作を停
止しているので、入出力回路27が発生するノイズによる
ＡＤコンバータ１の精度低下を防止することができる。
【００２９】本実施例は入出力回路27の負荷電流が大き
い場合に効果が高く、入出力回路27が動作を停止してい
る期間もＣＰＵ２の演算手段等は動作を続行しているの
で、上記の他実施例に比べＣＰＵの演算手段の稼働率を
高めることができる。
い場合に効果が高く、入出力回路27が動作を停止してい
る期間もＣＰＵ２の演算手段等は動作を続行しているの
で、上記の他実施例に比べＣＰＵの演算手段の稼働率を
高めることができる。
【００３０】
【発明の効果】以上説明したとおり、本発明に係るマイ
クロコントローラにおいては、ＡＤコンバータとＣＰＵ
と制御部とが同一チップ上に搭載されており、ＡＤコン
バータのＡＤ変換中は、ＣＰＵの低ノイズ（例えばス
リープモード）移行手段が動作してＣＰＵが低ノイズ
（例えばスリープモード）に移行するか、ＣＰＵのス
トップモード移行手段が動作してＣＰＵをストップモー
ドに移行するか、ＣＰＵの入出力回路動作停止手段が
動作して入出力回路が動作を停止するかし、ＡＤコンバ
ータのＡＤ変換完了に応答して上記・の場合にはＣ
ＰＵの通常モード復帰手段が動作してＣＰＵを通常モー
ドに復帰し、上記の場合にはＣＰＵの入出力回路の通
常動作復帰手段が動作して入出力回路が通常の動作に復
帰することゝされているので、ＡＤ変換中はマイクロコ
ントローラ内で発生するノイズを大幅に低減することが
できる。
クロコントローラにおいては、ＡＤコンバータとＣＰＵ
と制御部とが同一チップ上に搭載されており、ＡＤコン
バータのＡＤ変換中は、ＣＰＵの低ノイズ（例えばス
リープモード）移行手段が動作してＣＰＵが低ノイズ
（例えばスリープモード）に移行するか、ＣＰＵのス
トップモード移行手段が動作してＣＰＵをストップモー
ドに移行するか、ＣＰＵの入出力回路動作停止手段が
動作して入出力回路が動作を停止するかし、ＡＤコンバ
ータのＡＤ変換完了に応答して上記・の場合にはＣ
ＰＵの通常モード復帰手段が動作してＣＰＵを通常モー
ドに復帰し、上記の場合にはＣＰＵの入出力回路の通
常動作復帰手段が動作して入出力回路が通常の動作に復
帰することゝされているので、ＡＤ変換中はマイクロコ
ントローラ内で発生するノイズを大幅に低減することが
できる。
【００３１】したがって、本発明は、ＡＤコンバータと
ＣＰＵと制御部とが同一チップ上に搭載されることによ
って小形化され、しかも、マイクロコントローラ内で発
生するノイズによって上記のＡＤコンバータの精度が低
下することを防止して高精度なＡＤ変換を可能となすマ
イクロコントローラを提供することができる。
ＣＰＵと制御部とが同一チップ上に搭載されることによ
って小形化され、しかも、マイクロコントローラ内で発
生するノイズによって上記のＡＤコンバータの精度が低
下することを防止して高精度なＡＤ変換を可能となすマ
イクロコントローラを提供することができる。
【図１】本発明の第１実施例に係るマイクロコントロー
ラの構成図である。
ラの構成図である。
【図２】本発明の第２実施例に係るマイクロコントロー
ラの構成図である。
ラの構成図である。
【図３】本発明の第３実施例に係るマイクロコントロー
ラの構成図である。
ラの構成図である。
【図４】本発明の第４実施例に係るマイクロコントロー
ラの構成図である。
ラの構成図である。
【図５】本発明の第５実施例に係るマイクロコントロー
ラの構成図である。
ラの構成図である。
１ ＡＤコンバータ ２ ＣＰＵ ３ 制御部 ４ ＣＰＵ外に設けられたクロックジェネレータ ５ 第１のクロックバッファ ６ 第２のクロックバッファ 21 低ノイズモード移行手段 22 通常モード復帰手段 23 ＣＰＵ内に設けられたクロックジェネレータ 24 スリープモード移行手段 25 ストップモード移行手段 26 第１のクロックジェネレータ 27 入出力回路 36 第２のクロックジェネレータ 271 入出力回路動作停止手段 272 通常動作復帰手段 Ａ・Ｂ 起動信号 Ｃ 低ノイズモード要求信号 Ｄ 変換完了信号 Ｅ 低ノイズモード解除信号 Ｆ スリープモード要求信号 Ｇ スリープモード解除信号 Ｈ ストップモード要求信号 Ｉ ストップモード解除信号 Ｊ 入出力停止要求信号 Ｋ 入出力停止解除信号
Claims (5)
- 【請求項１】 ＡＤコンバータ（１）とＣＰＵ（２）と
制御部（３）とが同一チップ上に搭載されてなるマイク
ロコントローラにおいて、 前記ＣＰＵ（２）には、前記ＡＤコンバータ（１）の動
作に応答して前記ＣＰＵ（２）を低ノイズモードに移行
する低ノイズモード移行手段（21）と、 前記ＡＤコンバータ（１）の動作完了に応答して前記低
ノイズモード移行手段（21）の動作を解除する通常モー
ド復帰手段（22）とが設けられてなることを特徴とする
マイクロコントローラ。 - 【請求項２】 前記低ノイズモードは、前記ＣＰＵ
（２）の演算手段の動作を停止するスリープモードであ
ることを特徴とする請求項１記載のマイクロコントロー
ラ。 - 【請求項３】 ＡＤコンバータ（１）とＣＰＵ（２）と
制御部（３）とが同一チップ上に搭載されてなるマイク
ロコントローラにおいて、 前記ＣＰＵ（２）には第１のクロックジェネレータ（2
6）が設けられ、前記ＣＰＵ（２）は、前記ＡＤコンバ
ータ（１）の動作に応答して前記ＣＰＵ（２）の演算手
段とクロックジェネレータと入出力回路の動作を停止す
るストップモードに移行するストップモード移行手段
（24）と、前記ＡＤコンバータ（１）の動作完了に応答
して前記ストップモード移行手段（24）の動作を解除す
る通常モード復帰手段（22）とを有し、 前記制御部（３）には第２のクロックジェネレータ（3
6）が設けられ、該第２のクロックジェネレータ（36）
は前記制御部（３）と前記ＡＤコンバータ（１）とを動
作させることを特徴とするマイクロコントローラ。 - 【請求項４】 ＡＤコンバータ（１）とＣＰＵ（２）と
制御部（３）とが同一チップ上に搭載されてなるマイク
ロコントローラにおいて、 前記チップ上にクロックジェネレータ（４）が設けら
れ、該クロックジェネレータ（４）の出力は前記ＣＰＵ
（２）と前記制御部（３）とに入力され、 前記ＡＤコンバータ（１）の動作に応答して前記ＣＰＵ
（２）の演算手段とクロックジェネレータと入出力回路
の動作を停止するストップモードに移行するストップモ
ード移行手段（25）と、前記ＡＤコンバータ（１）の動
作完了に応答して前記ストップモード移行手段（25）の
動作を解除する通常モード復帰手段（22）とを有するこ
とを特徴とするマイクロコントローラ。 - 【請求項５】 ＡＤコンバータ（１）とＣＰＵ（２）と
制御部（３）とが同一チップ上に搭載されてなるマイク
ロコントローラにおいて、 前記ＣＰＵ（２）の入出力回路（27）には、前記ＡＤコ
ンバータ（１）の動作に応答してその動作を停止する入
出力回路動作停止手段（271)と、 前記ＡＤコンバータ（１）の動作完了に応答して前記入
出力回路動作停止手段（271)の動作を解除する通常動作
復帰手段（272)とが設けられてなることを特徴とするマ
イクロコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4049716A JPH05250058A (ja) | 1992-03-06 | 1992-03-06 | マイクロコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4049716A JPH05250058A (ja) | 1992-03-06 | 1992-03-06 | マイクロコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250058A true JPH05250058A (ja) | 1993-09-28 |
Family
ID=12838916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4049716A Withdrawn JPH05250058A (ja) | 1992-03-06 | 1992-03-06 | マイクロコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250058A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044198A1 (en) * | 1999-01-25 | 2000-07-27 | Tøpholm & Westermann APS | Hearing aid system and hearing aid for in-situ fitting |
| US6122330A (en) * | 1996-09-18 | 2000-09-19 | Motohashi; Teruyuki | Diversity combining |
-
1992
- 1992-03-06 JP JP4049716A patent/JPH05250058A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6122330A (en) * | 1996-09-18 | 2000-09-19 | Motohashi; Teruyuki | Diversity combining |
| WO2000044198A1 (en) * | 1999-01-25 | 2000-07-27 | Tøpholm & Westermann APS | Hearing aid system and hearing aid for in-situ fitting |
| US7239711B1 (en) | 1999-01-25 | 2007-07-03 | Widex A/S | Hearing aid system and hearing aid for in-situ fitting |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4062059A (en) | Information processing system | |
| JP2777291B2 (ja) | アナログ・ディジタル混在集積回路 | |
| JP5067111B2 (ja) | 半導体集積回路及びデバッグモード決定方法 | |
| JPH0345226B2 (ja) | ||
| EP0141357A2 (en) | Monitor circuit | |
| JPS60116019A (ja) | データプロセツサにおいて、パワーダウン命令を選択的に使用禁止にする方法及び装置 | |
| US20030052722A1 (en) | Clock monitoring apparatus | |
| JPH05250058A (ja) | マイクロコントローラ | |
| US6147537A (en) | Reset circuit for flipflop | |
| US5479644A (en) | Microcomputer having an oscillator part with variable driving ability | |
| JPH0652070A (ja) | 集積回路のデータ保護装置およびデータ保護方法 | |
| AU654769B2 (en) | Trigger signal generating circuit | |
| JP3534096B2 (ja) | 低消費電力半導体集積回路 | |
| KR940001557B1 (ko) | 집적회로장치(integrated circuit device) | |
| JP2002043527A (ja) | 半導体集積回路装置 | |
| JP2825102B2 (ja) | 半導体回路 | |
| JPH05259825A (ja) | クロック発生回路 | |
| JP2000283750A (ja) | 検出角度データ補正方法 | |
| JP2006170936A (ja) | 電源電圧検知回路及び半導体集積回路装置 | |
| JP2580673B2 (ja) | 電源制御装置 | |
| JP2985582B2 (ja) | クロック回路 | |
| JP2005293482A (ja) | クロック制御装置とその制御方法 | |
| JP2010271768A (ja) | Ｃｐｕインターフェース回路及びｃｐｕインターフェース回路の異常状態からの復帰方法 | |
| JPH0450657Y2 (ja) | ||
| JPS61144921A (ja) | リセツトパルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |