KR950002234A - 안정된 부성 전위를 발생시키기 위한 전압 발생기 회로 - Google Patents

안정된 부성 전위를 발생시키기 위한 전압 발생기 회로 Download PDF

Info

Publication number
KR950002234A
KR950002234A KR1019940015394A KR19940015394A KR950002234A KR 950002234 A KR950002234 A KR 950002234A KR 1019940015394 A KR1019940015394 A KR 1019940015394A KR 19940015394 A KR19940015394 A KR 19940015394A KR 950002234 A KR950002234 A KR 950002234A
Authority
KR
South Korea
Prior art keywords
clock signal
voltage
circuit
output
clock
Prior art date
Application number
KR1019940015394A
Other languages
English (en)
Other versions
KR0165988B1 (ko
Inventor
가즈오 오꾸나가
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR950002234A publication Critical patent/KR950002234A/ko
Application granted granted Critical
Publication of KR0165988B1 publication Critical patent/KR0165988B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 전압 발생기 회로는 정의 전압으로 발진하는 제1클럭 신호에 응답하여 부의 전압으로 발진하는 제1의 부성 블럭 신호를 발생시키기 위한 제1부성 전위 발생기 회로와, 정의 전압으로 발진하는 제2클럭 신호에 응답하여 부의 전압으로 발진하는 제2의 부성 클럭 신호를 발생시키며, 제1의 클럭 신호가 부가되는 크기 전압의 크기보다 큰 크기를 갖는 제2의 부성 전위 발생기 회로와, 제2클럭 신호가 부가됨에 따라 가장 낮은 제1클럭 신호의 전압을 전달하는 출력 회로를 갖는다.

Description

안정된 부성 전위를 발생시키기 위한 전압 발생기 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 전압 발생기 회로의 회로도.

Claims (8)

  1. 제1극성에 따라 발진하는 제1클럭 신호에 응답하여 상기 제1극성에 대향하는 제2극성의 제2클럭신호를 발생하는 제1클럭 발생기와, 제1극성에 따라 발진하는 제3클럭 신호에 응답하여 상기 제2극성에 따라 발진하는 제4클럭 신호를 발생시키고, 상기 제2클럭 신호의 크기 전압보다 절대값이 큰 전압 크기를 가진 제2클럭 발생기와, 상기 제2 및 제4클럭 신호에 응답하여 그 출력 단자에 상기 제2극성의 바이러스 전압을 발생시키는 출력 회로를 구비하는 것을 특징으로 하는 전압 발생기 회로.
  2. 제1항에 있어서, 상기 출력 회로는 출력 단자 및 상기 제2클럭 신호가 공급되는 노드 그리고 상기 제4클럭 신호가 공급되는 게이트사이에 접속된 소스-드레인 경로를 가진 MOS 트랜지스터를 구비하는 것을 특징으로 하는 전압 발생기 회로.
  3. 제2항에 있어서, 상기 제4클럭 신호는 상기 제2클럭 신호의 전압 크기와 상기 MOS 트랜지스터의 임계 전압의 합보다 큰 전압 크기를 갖는 것을 특징으로 하는 전압 발생기 회로.
  4. 제1항에 있어서, 상기 제1및 제3클럭 신호를 발생시키는 발진기 회로를 더 구비하는 것을 특징으로 하는 전압 발생기 회로.
  5. 제4항에 있어서, 상기 제1및 제3클럭 신호는 서로 동일한 주파를 가지며, 상기 제1클럭 신호는 상기 제3클럭 신호의 높은 레벨 주기보다 긴 높은 레벨의 주기를 갖는것을 특징으로 하는 전압 발생기 회로.
  6. 제1항에 있어서, 상기 제1클럭 발생기는, 제1노드와 제2공급 단자간에 접속된 소스-드레인 경로를 가진 하나의 도전 형태의 제1의 MOS 트랜지스터와, 출력과 상기 제2공급 단자 사이에 접속된 소스-드레인 경로를 가진 상기 하나의 도전 형태의 제2MOS 트랜지스터와, 상기 제1클럭 신호의 반전된 신호가 공급되는 하나의 전극과 상기 제1의 MOS 트랜지스터의 게이트와 상기 출력에 접속된 다른 전극을 가진 제1커패시터와, 상기 제1클럭 신호가 공급되는 하나의 전극과 상기 제1노드에 접속된 다른 전극을 갖는 제2커패시터를 구비하며, 상기 제2클럭 발생기 회로는 가장 높은 전압이 부스트되는 제1공급 전압과 동일한 클럭 신호를 발생시키는 부스터 회로와 상기 부스터 회로의 출력과 상기 제2공급단자 사이에 배치되며 그의 입력으로서 상기 제1클럭 신호를 취하는 CMOS 인버터 회로를 가지며, 상기 출력 회로는 소스-드레인 경로가 상기 출력 단자와 상기 제1의 부성 전위 발생기 회로의 출력 사이에 접속되고, 게이트가 상기 제2노드에 접속되는 상기 하나의 도전 형태의 제3의 MOS 트랜지스터와, 소스-드레인 경로가 상기 제2노드와 상기 제2공급 단자 사이에 접속되고, 게이트가 상기 제1노드에 접속되는 상기 하나의 도전 형태의 제4의 MOS 트랜지스터와, 하나의 전극에서 상기 CMOS 인버터의 출력을 수신하며, 다른 전극에서 상기 제2노드에 접속되는 제3의 커패시턴스를 구비하는 것을 특징으로 하는 전압 발생기 회로.
  7. 제1클럭 동안 공급 전위의 반전된 부성 전위를 그의 높은 레벨로 전달하기 위한 인버터 회로와, 제2클럭 동안 상기 공급 전압의 부스트 된 전위를 그의 높은 레벨로 전달하기 위한 부스터 회로와, 상기 부스터 회로의 출력을 인버팅하여 전달하기 위한 제어 회로와, 제2클럭 신호 동안 상기 인버터 회로의 출력 전압을 그의 낮은 레벨로 전달하도록 상기 제어 회로에 의해 제어되는 출력 회로를 구비하는 것을 특징으로 하는 전압 발생기 회로.
  8. 부의 전압으로 발진하는 제1부성 클럭 신호를 발생시키기 위한 제1부성 전위 발생 수단, 부의 전압으로 발진하는 제2부성 클럭 신호를 발생시키고 상기 제1부성 클럭 신호의 크기 전압보다 큰 크기를 갖는 제2부성 전위 발생 수단, 및 상기 제2의 부성 클럭 신호에 응답하여 상기 제1클럭 신호의 가장 낮은 전압을 전달하기 위한 출력 수단을 구비하는 것을 특징으로 하는 전압 발생기 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940015394A 1993-06-30 1994-06-30 안정된 부성 전위를 발생시키기 위한 전압 발생기 회로 KR0165988B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-159805 1993-06-30
JP5159805A JP2560983B2 (ja) 1993-06-30 1993-06-30 半導体装置

Publications (2)

Publication Number Publication Date
KR950002234A true KR950002234A (ko) 1995-01-04
KR0165988B1 KR0165988B1 (ko) 1999-02-18

Family

ID=15701649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015394A KR0165988B1 (ko) 1993-06-30 1994-06-30 안정된 부성 전위를 발생시키기 위한 전압 발생기 회로

Country Status (5)

Country Link
US (1) US5532640A (ko)
EP (1) EP0632456B1 (ko)
JP (1) JP2560983B2 (ko)
KR (1) KR0165988B1 (ko)
DE (1) DE69420209T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020042546A (ko) * 2002-03-25 2002-06-05 온재민 칼라 무늬가 형성된 판유리 및 그 제조방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3561060B2 (ja) * 1995-12-08 2004-09-02 三菱電機株式会社 負電圧発生回路
US5892400A (en) * 1995-12-15 1999-04-06 Anadigics, Inc. Amplifier using a single polarity power supply and including depletion mode FET and negative voltage generator
US6064250A (en) 1996-07-29 2000-05-16 Townsend And Townsend And Crew Llp Various embodiments for a low power adaptive charge pump circuit
KR100227620B1 (ko) * 1996-10-17 1999-11-01 김영환 네가티브 챠지펌프 회로
KR100279296B1 (ko) * 1998-06-09 2001-01-15 윤종용 승압 전압 발생 회로
KR100294584B1 (ko) * 1998-06-19 2001-09-17 윤종용 반도체메모리장치의기판바이어스전압발생회로
US6055186A (en) * 1998-10-23 2000-04-25 Macronix International Co., Ltd. Regulated negative voltage supply circuit for floating gate memory devices
US6215349B1 (en) * 1999-01-05 2001-04-10 International Business Machines Corp. Capacitive coupled driver circuit
JP2001078437A (ja) * 1999-06-30 2001-03-23 Toshiba Corp ポンプ回路
US6285243B1 (en) * 2000-02-23 2001-09-04 Micron Technology, Inc. High-voltage charge pump circuit
JP3696125B2 (ja) 2000-05-24 2005-09-14 株式会社東芝 電位検出回路及び半導体集積回路
JP4754102B2 (ja) * 2001-06-11 2011-08-24 エルピーダメモリ株式会社 負電圧発生回路および半導体記憶装置
US6756838B1 (en) 2003-03-18 2004-06-29 T-Ram, Inc. Charge pump based voltage regulator with smart power regulation
JP4581415B2 (ja) * 2004-02-05 2010-11-17 凸版印刷株式会社 パルス昇圧回路、昇圧回路、及びチャージポンプ回路
JP2009111722A (ja) * 2007-10-30 2009-05-21 Panasonic Corp 発振制御装置及び発振器
EP2980972A1 (en) * 2014-07-31 2016-02-03 Nxp B.V. Charge pump for negative voltage generation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4336466A (en) * 1980-06-30 1982-06-22 Inmos Corporation Substrate bias generator
US4322675A (en) * 1980-11-03 1982-03-30 Fairchild Camera & Instrument Corp. Regulated MOS substrate bias voltage generator for a static random access memory
US4733108A (en) * 1982-06-28 1988-03-22 Xerox Corporation On-chip bias generator
DE3371961D1 (en) * 1983-05-27 1987-07-09 Itt Ind Gmbh Deutsche Mos push-pull bootstrap driver
US4581546A (en) * 1983-11-02 1986-04-08 Inmos Corporation CMOS substrate bias generator having only P channel transistors in the charge pump
US4628214A (en) * 1985-05-22 1986-12-09 Sgs Semiconductor Corporation Back bias generator
JP2780365B2 (ja) * 1989-08-14 1998-07-30 日本電気株式会社 基板電位発生回路
JP2805991B2 (ja) * 1990-06-25 1998-09-30 ソニー株式会社 基板バイアス発生回路
JP2968836B2 (ja) * 1990-11-30 1999-11-02 日本テキサス・インスツルメンツ株式会社 半導体基板電位発生回路
KR940003153B1 (ko) * 1991-04-12 1994-04-15 금성일렉트론 주식회사 백바이어스 발생회로
US5347171A (en) * 1992-10-15 1994-09-13 United Memories, Inc. Efficient negative charge pump
US5342799A (en) * 1993-02-22 1994-08-30 Texas Instruments Incorporated Substrate slew circuit process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020042546A (ko) * 2002-03-25 2002-06-05 온재민 칼라 무늬가 형성된 판유리 및 그 제조방법

Also Published As

Publication number Publication date
KR0165988B1 (ko) 1999-02-18
JPH0775330A (ja) 1995-03-17
JP2560983B2 (ja) 1996-12-04
DE69420209D1 (de) 1999-09-30
EP0632456B1 (en) 1999-08-25
US5532640A (en) 1996-07-02
EP0632456A2 (en) 1995-01-04
DE69420209T2 (de) 2000-04-06
EP0632456A3 (en) 1995-10-18

Similar Documents

Publication Publication Date Title
KR950002234A (ko) 안정된 부성 전위를 발생시키기 위한 전압 발생기 회로
KR940004973A (ko) 반도체 소자의 모스(mos) 발진기
JPH043110B2 (ko)
KR860002149A (ko) 차지-업(charge-up)회로
KR950022129A (ko) 대칭 출력을 가진 전압 제어 발진기 및 상기 발진기에 사용된 논리 게이트
KR940010446A (ko) 효율적 네가티브 충전펌프
KR970060239A (ko) 승압기 회로
KR870002695A (ko) 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로
KR920015378A (ko) 기판 바이어스 회로
KR100234713B1 (ko) 반도체 메모리 소자의 기판 전압 발생 회로
KR960025746A (ko) 반도체 메모리장치의 전원승압회로
KR860009423A (ko) 반도체 승압 신호 발생회로
KR920018758A (ko) 집적 반도체 회로
KR880005750A (ko) 제어펄스 발생회로
KR940003011A (ko) 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로
KR890011216A (ko) Mos형 집적회로의 전원 재공급회로
EP0069444A2 (en) Trigger pulse generator
US5258663A (en) Reference voltage generating circuit having reduced power consumption
CH641316B (fr) Circuit oscillateur a faible consommation de courant.
KR960043522A (ko) 전원변동에 안정된 반도체 메모리 장치
KR960019978A (ko) 펄스 발생기
KR870000804A (ko) Cmos파워-온 검출회로
KR100224787B1 (ko) 등가 펄스 발진기
KR900019026A (ko) 반도체 장치의 기준전압 발생회로
KR970051095A (ko) 챠지펌프 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 16

EXPY Expiration of term