KR950002026A - 스택캐패시터 제조방법 - Google Patents
스택캐패시터 제조방법 Download PDFInfo
- Publication number
- KR950002026A KR950002026A KR1019930011067A KR930011067A KR950002026A KR 950002026 A KR950002026 A KR 950002026A KR 1019930011067 A KR1019930011067 A KR 1019930011067A KR 930011067 A KR930011067 A KR 930011067A KR 950002026 A KR950002026 A KR 950002026A
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- forming
- silicon layer
- oxide film
- exposed
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 125000006850 spacer group Chemical group 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 3
- 238000001312 dry etching Methods 0.000 claims 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 스택캐패시터 제조방법에 관한 것으로, 특히 캐패시터 콘택홀 형성을 위한 마스크공정을 실시하되, 저장전극의 패턴을 형성하는 저장전극 마스크공정은 생략하여 캐패시터 제조공정을 단순화하고, 캐패시터 콘택홀을 준자기정렬(Quasi-Selfalign)로 형성하여 미스얼라인이나 이웃하는 도전배선간의 단락발생에 대하여 공정여유도를 더 확보할 수 있는 스택캐패시터 제조방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의해 스택캐패시터를 제조하는 단계를 도시한 단면도.
Claims (2)
- 실리콘기판 상부에 워드라인과 비트라인을 각각 형성하고, 그 상부에 절연산화막을 형성하는 공정과, 절연산화막 상부에 제1다결정 실리콘층을 형성하고, 그 상부에 절연산화막을 예정된 두께로 형성하고, 저장전극 콘택마스크를이용한 식각공정으로 제1다결정 실리콘층이 노출되기가지 절연산확을 식각하여 홈을 형성하는 공정과, 제2다결정 실리콘층을 증착하고, 블랭킷 건식식각 공정으로 제2다결정 실리콘층과 홈 저부의 제1다결정 실리콘층을 식각하여 홈 측벽에 제2다결정 실리콘 스페이서를 형성하는 공정과, 제2다결정 실리콘 스페이서와 제1다결정 실리콘층을 마스크로 하고 제1다결정 실리콘층 상부에 있는 절연산화막과 홈저부에 절연산화막을 건식식각하여 실리콘기판이 노출된 콘택홀을 형성하는 공정과, 노출된 제1다결정 실리콘층, 제2다결정 실리콘 스페이서와 노출된 실리콘기판 상부에 제3다결정 실리콘층을증착하여 콘택홀을 매립하는 공정과, 블랭킷 건식식각 공정으로 제1다결정 실리콘층 저부의 절연산화막이 노출되기까지제3다결정 실리콘층, 제1다결정 실리콘층 및 제2다결정 실리콘 스페이서를 식각하여 저장전극을 형성하는 공정과, 저장전극 표면에 캐패시터 유전체막을 형성하고, 그 상부에 플레이트 전극을 형성하는 공정을 포함하는 스택캐패시터 제조방법.
- 제1항에 있어서, 상기 제1다결정 실리콘층 상부에 형성하는 절연산화막의 두께는 저장전극의 높이를 고려한 것을 특징으로 하는 스택캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011067A KR960008310B1 (ko) | 1993-06-17 | 1993-06-17 | 스택캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930011067A KR960008310B1 (ko) | 1993-06-17 | 1993-06-17 | 스택캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950002026A true KR950002026A (ko) | 1995-01-04 |
| KR960008310B1 KR960008310B1 (ko) | 1996-06-24 |
Family
ID=19357561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930011067A KR960008310B1 (ko) | 1993-06-17 | 1993-06-17 | 스택캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960008310B1 (ko) |
-
1993
- 1993-06-17 KR KR1019930011067A patent/KR960008310B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960008310B1 (ko) | 1996-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950004516A (ko) | 반도체 기억장치의 제조방법 | |
| KR950002026A (ko) | 스택캐패시터 제조방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| KR910020903A (ko) | 적층형캐패시터셀의 구조 및 제조방법 | |
| KR950026042A (ko) | 적층 캐패시터 제조방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR950010075A (ko) | 터널형 캐패시터구조를 갖는 디램셀 제조방법 | |
| KR960011864B1 (ko) | 반도체 소자의 도전배선 제조방법 | |
| KR0126114B1 (ko) | 반도체 메모리 장치 제조방법 | |
| KR100402935B1 (ko) | 반도체 장치 제조 방법 | |
| KR0137627B1 (ko) | 반도체 소자 제조 방법 | |
| KR0166036B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940016479A (ko) | 반도체 소자의 콘택제조방법 | |
| KR950010076A (ko) | 반도체소자의 디램셀 제조방법 | |
| KR19990015448A (ko) | 반도체 장치의 제조방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR950001898A (ko) | 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법 | |
| KR940010347A (ko) | 캐비티-캐패시터 형성방법 | |
| KR930014972A (ko) | 고집적 소자의 콘택제조방법 | |
| KR970051931A (ko) | 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크 | |
| KR960026212A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR940016828A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930022554A (ko) | 메모리 커패시터의 구조 및 제조방법 | |
| KR960026847A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070518 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |