KR950000859B1 - 장치 제조용 공정 - Google Patents
장치 제조용 공정 Download PDFInfo
- Publication number
- KR950000859B1 KR950000859B1 KR1019860700575A KR860700575A KR950000859B1 KR 950000859 B1 KR950000859 B1 KR 950000859B1 KR 1019860700575 A KR1019860700575 A KR 1019860700575A KR 860700575 A KR860700575 A KR 860700575A KR 950000859 B1 KR950000859 B1 KR 950000859B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- plasma
- etching
- selectivity
- silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 39
- 230000008569 process Effects 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 66
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 6
- 239000000460 chlorine Substances 0.000 claims description 6
- 229910052801 chlorine Inorganic materials 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 230000005684 electric field Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000000670 limiting effect Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000004809 Teflon Substances 0.000 description 3
- 229920006362 Teflon® Polymers 0.000 description 3
- 238000002485 combustion reaction Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 150000001793 charged compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- -1 silicon dioxide Chemical compound 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
Abstract
내용 없음.
Description
[발명의 명칭]
장치 제조용 공정
[도면의 간단한 설명]
제 1 내지 6 도는 공정의 조건과 구성을 도시한다.
[발명의 상세한 설명]
[발명의 배경]
[발명의 분야]
본 발명은 장치 공정에 관한 것이다.
[기술배경]
제 2 물질을 손상하거나 제거하지 않고 제 1 물질을 에칭시키는 것은 반도체 장치 제조 절차 같은 공정에서 종종 필요하다. 예를들어 적절한 모양을 갖춘 게이트의 생산에서와 같이, 예를들어, 실리콘 이산화물과 같은 실리콘 산화물의 기초가 되고 근접한 영역을 제거하지 않고 실리콘이나 금속 규화물의 영역을 이동시키는 것은 어떤 상황에서는 바람직하다. 플라즈마 에칭(plasma etching)이나 염소가스를 이용하는 이온 반응과 같은 공정은 이러한 결과를 얻기 위해 종종 이용된다.
이러한 기술에 있어서, 염소가 함유된 가스는 전형적으로, 에칭되는 물체의 가까운 곳에 이입되며, 또한 플라즈마는 전극 사이에 r.f(radiofrequency) 전원을 인가함으로써 가스로된 매체내에 형성된다. 통상적으로 기판은 전원 전극에 의지하며 이 전극으로 발생된 DC 전계(electric fields)를 플라즈마(예로, 이온화된 분자 조각, 이온화된 분자, 이온화된 원자)에서 생성된 에너지성 엔터티(entity)를 기판으로 향하게 하여 여러기계 장치를 통해 에칭되는 기판이 제거되도록 한다.
다양한 에칭 장치의 기하학성 및 공정 조건들이 실리콘과 같은 물질의 건조 에칭에서 이용되어 왔다. 특유한 구성과 에칭 조건은 특별한 반도체 장치 제조 응용을 위해 맞추어진 에칭 특성을 산출하도록 일반적으로 선택되어졌다. 예를들어-1981년 11월 3일 허여된 미국 특허 제 4,298,433호에 발표되고 그것의 도면에서 설명된 장치인 헥스 반응기(hex reactor)는 한번의 에칭 공정 기간동안 많은 수의 기판을 처리할 수 있다. 이 반응기는 제 2 전극으로 작용하는 통상적으로 접지된 외부 쉘(outer shell)과 기판을 접촉하는 육각형 캐소우드를 포함한다. 다수의 기판들은 육각형 캐소우드의 각각의 면상에 위치한다. 그리하여 예를들어 만일 4개의 기판이 각각의 면상에 있으면, 한번의 에칭 공정 절차동안 24개 기판의 처리를 가능케 한다. 양자택일로, 병렬 플레이트 반응기, 즉 플레이트의 주요 표면이 병렬 구성을 함으로써 각각 형성된 캐소우드와 애노우드를 갖는 반응기는 4 내지 6개의 기판을 알맞게 동시에 에칭하는데 드는 장치를 덜 필요로 하는 곳에서 유익하게 이용되어져 왔다. 반응기의 제 3 형태에서, 한개의 기판은 반드시 전체 r.f 구동 전극을 덮으며, 제 2 전극, 예로, 병렬 플레이트나 베셀(vessel) 부품이 제공된다.
많은 상황에서 플라즈마가 발생하는 에너지성 엔터티를 수반하는 에칭이 유익하게 사용되는 동안, 어려움이 없지는 않았다. 예를들어, 플라즈마의 사용은 종종 기판 표면상에 오염된 물질의 침전을 생기게 한다. 반응 베셀과 기판 홀더로부터 나오는 알루미늄 같은 금속의 오염 물질은 장치의 특성을 저하시키거나 다음의 공정 절차를 방해한다. 이러한 오염을 막기 위해 여러 방법이 사용되어 왔다. 예를들어, 헥스 반응기의 경우에 이어서, 폴리아리레이트(polyarylate)와 같은 폴리마(polymer) 물질로 덮힌 트레이(tray)는 기판들이 삽입되어 있는 개구를 가진 헥스 캐소우드의 각 표면상에 위치된다. 그래서 플라즈마 주위에 노출된 채로 남아 있는 동안 기판은 하층의 전극과 접촉한다.
비록 현재 실행되는 바와같은 건조 에칭은 단점을 개선하는 놀라운 결과를 가져왔지만, 새로운 출원이 더 많이 소개되었고 만족되지는 못하였기에, 더 많이 요구되고 있다. 예를들어 이전에 획득된 것들로부터 대체적으로 감소된 실리콘 이산화물과 같은 물질과, 밑에 있거나 같은 직선상에 있는 부근의 물체에 영향을 주는 실리콘과 같은 물질의 제거를 요하는 중요한 많은 출원들이 있다. 통상적인 에칭 시스템에서, 선택도, 즉, 다른 합성물의 기초가 되고 마스크되지 않은 근접 영역과 연관된 소정 영역의 에칭비는 30 대 1 보다 크지는 않다. 그러나 예를들어, 집적 회로에서 패킹 밀도가 증가되는 것처럼 많은 상황이 적어도 50 대 1 정도 양호하게는 70 대 1, 가장 바람직하게는 100 대 1 정도의 선택도를 요하도록 하는 많은 상황이 전개된다. 예를들어 TaSi2폴리크리탈린 실리콘 합성 게이트 에칭에서, 100 대 1의 선택도는 에칭 정지용으로 사용되는 25mm 두께보다 얇은 이산화물이 완전히 제거되지 않을 것이라는 확신을 요구한다.
더 높은 선택도를 실제로 요구하는데도 불구하고 그러한 결과를 얻도록 하는 건조 에칭 장치 구성이나 공정 조건을 조정하는 것은 보고되지 않았다. 실제로 반도체 장치에서 이용되는 물질의 건조 에칭에서, 한가지 결과를 얻기 위한 조건과 구성을 조정하는 것은 제 2 의 무관한 에칭 특성에 있어서 실질적인 문제를 야기시킨다. 그래서 선택도에 대한 필요가 있지만, 플라즈마 건조 에칭 공정, 즉 50 이상의 선택도를 갖는 가스 플라즈마를 포함하는 공정인, 그러한 기술은 아직 보고된바 없었다.
[본 발명의 요약]
염소 물질에 의해 에칭된 물질에 대해 발생된 선택도는 기판 침전 표면에 측면으로 근접한 영역에 존재하는 AC 전계를 실질적으로 약하게 함으로써 많이 증가되며, 기판바로 위의 영역에 대한 플라즈마를 제한한다. 예를들어 기판 주위를 접지로 AC 연결하므로써 실리콘과 실리콘 이산화물간의 염소 플라즈마 에칭의 선택도는 150 대 1 정도로 높이 증가된다. 플라즈마가 부딪쳐 가스가 되는 모든 에칭 챔버 표면 영역의 AC 전계를 감소시킴으로써, 전체 기판에 걸쳐 아주 균일한 에칭 비율이 얻어진다. 부수적으로, 기판 주위를 접지에 대해 DC 결합하지 않으면 DC 전위를 조정함으로써 그 이상의 에칭 균일도를 증가시키는 것이 가능하다. 그래서, 접지에 대해 AC 결합과 같은 전계 조건을 조정하는 것은 다른 특성들 즉, 에칭 공정과 관련된 에칭 균일도를 감소시키지는 않는다.
[상세한 설명]
본 발명의 미분자 플라즈마 에칭 장치 기하학적 구조에 제한되지 않는다. 예를들어 병렬 플레이트나 헥스 구조의 양쪽에서 높은 선택도가 얻어질 수 있다. 플라즈마 에칭 장치에서 사용하는 미분자 기하학적 구성을 고려하지 않고 고선택도를 얻기 위해서는 플라즈마가 기판 침전 표면상에 가로놓이는 것을 근본적으로 제한해야 한다.(비록 교육적 목적을 위한 기술이 한 에칭에 대한 것일 것이며, 똑같은 기술이 이 기판위의 영역에 대한 각 기판에 대해 플라즈마를 제한함으로써 다수의 기판 에칭에 적응될 수 있다. 그래서 예를들어 3개 기판이 에칭되면 3개의 벼개의 플라즈마 영역이 생기며, 이들 영역중의 한 영역은 각 기판에 대해 제한되어 있다). 본 발명에 관련하여, 기판 에칭 범위 위에 가로놓여진 영역은 기판 에칭 표면상의 모든 점에 정상적으로 제한된 공간적인 영역이다.
플라즈마가 적절히 제한되어 평균이 되면 이 기판 에칭 영역의 한계를 넘어서 기판 유효 지름이 10%이상의 거리를 확장하지 않는다(기판의 유효 지름은 기판의 지름과 똑같은 범위를 갖는 원의 지름이다). 파장범위 390 내지 800mm로 플라즈마 방사된 빛의 적어도 70퍼센트가 소정의 제한량내에 있다면 상기의 제한기준이 만족된다. 플라즈마를 제한하고자 하는 영역 밖의 AC 전계를 제한함으로써 이러한 제한이 얻어진다. AC 전계를 제한하기 위한 다양한 방법이 이용될 수 있다. 예를들어 기판 주위의 표면이 접지에 대해 용량적으로 결합되어서 접지에 대해 캐패시턴스가 중요한데, 예를들어 이 표면과 r.f 구동 캐소우드간의 캐패시턴스 보다 5배 정도 크다. 이러한 실시예에서, r.f 캐소우드와 접지간에 두개 캐패시턴스가 전압 구동기와 같이 작용하기 때문에 AC 전계가 감소된다. 큰 용량의 캐패시턴스를 접지하는 것은 더 작은 임피던스를 갖는다. 그래서 기판 주위의 표면은 r.f 캐소우드보다 접지 전위에 더 가깝다. 이러한 낮은 전위는 이에 따라 낮은 전계가 된다.
용량성 결합은 다양한 방법으로 성취될 수 있다. 예를들어 접지된 영역이 넓은 면적의 금속 반응기 트레이의 뒤표면에 접촉되면 접지에 대한 트레이의 용량성 결합은 r.f 구동 캐소우드에 대한 용량성 결합보다 더욱 커진다(이 경우에 있어서 트레이는 접지에 DC 결합될 것이다).
교대로 AC 전계를 감소시키는 것은 두터운 유전체, 예로, 2.5 이상의 유전 상수를 갖는 성분에서 0.32cm(0.125inch) 이상의 두께의 물질, 더 좋게는 1.27cm(0.5inch) 이상 두꺼운 물질로 기판을 둘러싸는 것이 가능하다. 이러한 구조에서 반응기 체적에 노출된 유전체의 표면은 r.f 구동 캐소우드에 단지 약하게만 용량성 결합을 하며 플라즈마를 통해서만 접지에 용량성 결합을 한다. 유전체 물질은 AC 전계를 다음과 같이 감소시키는데, 그 예로써, 1) 전계의 소스로부터 에칭 가스를 받게 되는 표면까지의 거리를 증가시키므로써 2) 유전체에서 쌍극자의 운동을 통해 전계의 절연적 분산에 의해 3) 기판 주위의 표면에서 전위와 전계를 감소시키기 위해 플라즈마의 용량이 충분히 커진 전압 분할 효과를 통해서 AC 전계를 감소시킨다.
기판의 주위를 용량적으로 접지하거나 두터운 유전체로 절연한 것과 같은 방법이 시행되었을때, 플라즈마는 기판상의 영역에 직접적으로 제한된다. 기판들 사이의 영역은 플라즈마 불꽃 아래에 있지 않고 그래서 불꽃에서 발생된 에너지에 의해 실제로 영향받지 않는다. 그래서 기판들 사이의 물체는 스퍼터링과 같은 장치에 의해 침식되지 않으며, 주변 물체에 의해 기판의 오염이 대체적으로 감소된다. 더욱 중요하게는, 전술한 바와같이, 선택도는 대체적으로 증가한다. 비록 선택도의 증가에 대한 정확한 기계학적 설명이 정확히는 알려지지 않았지만 제한된 플라즈마 방전은 원자 이온을 희생하여 분자 이온의 생성을 실제로 촉진한다. 그래서 염소-함유 플라즈마의 경우에서는, cl2 +같은 이온의 존재는 cl+와 같은 이온 농도를 희생하면서 대체적으로 증가한다.
전술된 바와같이, 기판위의 영역에 대해 플라즈마를 제한함으로써 뛰어난 선택도가 얻어진다. 제한만 가지고는 기판의 에칭 비율은 어느 정도 비균일화 하며 35% 정도까지 변화한다. 그러나 이러한 비균일성을 제거하는 것은 가능하다. 플라즈마가 이들 표면들로부터 기판의 유효지름의 최소한 20%의 거리를 이동되는 제한 조건에 의해 기판 주위에 대해 요구된 것과 똑같은 방법으로 반응실에서 에칭하는 가스의 대상이 되는 모든 표면이 조절된 전계인 것을 보증함으로써 균일도가 얻어진다. 예를들어, 반응실을 구성하는 제 1 도의 금속 벨 모양의 병 콘테이너(25)는, 예로써, 접지에 대해 넓은 영역 도전 통로를 제공함으로서 접지에 대해 용량적으로 결합된다. 비록 이러한 방법이 원하던 결과를 산출하더라도 금속 종모양의 병은 오염의 원천이 될 수 있다. 그래서, 전계를 적당히 감소시킬 수 있게 충분히 얇은 0.15cm(0.06inch) 정도 두께의 연속 유리층이 내부적으로 덮혀 있다. AC 접지는 AC 전계를 감소시키며 기판의 에칭 비율 변화가 15% 보다 크지 않도록 한다. 비록 금속 종 모양의 병의 AC 접지가 적당한 감소를 얻기 위해서 급속한 공정이 되는 것으로 보여졌지만 결합에 있어서 플라즈마 제한과 연관되어 기술된 것같은 AC 전계 감소 조건을 만족하는 다른 수단들이 적당하다.
기판의 DC 바이어스 레벨에 대해 기판 주위의 DC 바이어스를 조정함으로써 균일성이 더욱 개선된다. 기판 주위의 DC 전위 레벨을 조정하는 여러 방법들이 유용하다. 예를들어, 이런 변화는 전원으로부터 기판 주위까지 연속적 도전 통로를 갖는 가변 DC 전원 공급 장치를 이용함으로써 얻어진다.
비균일성의 제거는 선택도의 개선과 연관되어 중요할 뿐만 아니라 기판의 주위가 DC 접지되지 않은 곳이거나 반작용실의 표면에서 AC 전계가 적당히 조절되지 않은 다른 구조에서도 중요하다. 가장 중요하게 균일성, 즉 4% 보다 적은 기판의 에칭 비율에 있어서의 평균 평방편차가 선택도에 역으로 영향을 주지 않고 얻어진다.
아래의 예는 본 발명의 설명이다.
[실시예 1]
(100) 크리스탈로그래픽 평면에서 주요한 표면을 갖는 지름이 7.62cm(3inch)로 측정되는 실리콘 기판은 100mm 두께의 실리콘 이산화물층을 산출하기 위해 깨끗이 닦여져 있으며 산소중에서 1000℃에서 산화되어진다. 실란(silane) 가스의 침전이나 대략 600℃ 정도 온도로 가열된 기판을 갖는 "저 압력 화학 증기 침전 공정(LPCVD)"을 이용하여 상기의 실리콘 이산화물 층위에 400나노미터(nm)의 다결성 실리콘이 침전되었다.(상기의 LPCVD 공정은 1977년 4월 알.에스.로스러의 저서 솔리드 스테이트 테크놀리지, 권20, 63페이지의 다질화물과 다산화물의 저압 CVD 생산 공정에서 완전히 설명되어 있다.
샘플은 반응 이온 에칭 장치인 구동 전극(6)상의 제 2 도 위치 5번으로 설정되었다. 구동 전극(6)은 위에 가로놓여지는 테플론(이.아이.듀폰트 드네모스 ＆ 컴퍼니, 인코퍼레이드의 상표 이름으로 등록됨) 시트(7)를 갖고 있다. 알루미늄 플레이트의 부가물(9)은 테플론 시트위에 가로놓여지는데 이 시트의 윙(8)을 통해 용량적 접지를 허용하기 위해 삽입되었다. 마지막으로, 0.32cm(1/8inch) 두께의 아델(유니언 카바이트 코포레이션의 상표 이름으로 등록됨) 시트(11)은 알루미늄 플레이트위에 가로놓여져 있다. 지름이 45.7cm(18inch)인 반전극(10)은 실시예의 노출된 주요 표면으로부터 대략 10cm(4inch)에 위치해져 있다. 에칭실은 대략 1.3 X10-3pa(1 X10-5Torr)의 압력으로 진공되어 있다. cl2의 20socm의 유동률은 반응실을 통해서 확증 되었다.
진공 펌핑 속도가 감소되어서 반응실의 cl2압력을 2.67파스칼(20밀리토르)까지 증가시킨다. 9와트의 r.f 전원은 13.56MHz의 주파수로 구동 전극에 공급되어졌다. 간섭계로 측정되는 노출된 다결정 실리콘층의 에칭율은 20nm/분였다. 다결정 실리콘 층이 제건된 후에 간섭계로 표시된 에칭은 30분동안 노출된 산화물속으로 계속 되어졌다. 다결정 실리콘 에칭율과 비교했을 때 이 에칭은 90 대 1의 선택도를 나타내는 0.22nm/분의 산화물 제거 비율이 얻어졌다.
[실시예 2]
각기 14와트나 20와트의 인가된 r.f 전원을 이용하는 두 분리된 런(run)이 이행되는 것을 제외하고는 실시예 1의 과정은 아래와 같다. 이러한 가동은 400이나 457의 다결정 실리콘 에칭율을 산출하여 각기 6.2나 10.6의 산화물 에칭율을 또한 각기 65 대 1 이나 43 대 1의 선택도로 산출한다.
[실시예 3]
제 3 도에 도시된 바와같이 구동 전극과 이 전극위에 가로놓여진 단지 0.32cm/(1/8inch) 두께의 아델 시트(15)에 부착된 축받이상에 놓여진 기판을 제외하고는 실시예 1의 과정은 아래와 같다. 표 1에서 볼 수 있는 바와같이 이전의 실시예에서 에칭 조건과 상응하기 위해 얻어진 것보다 더 작은 선택도를 산출하기 위해 여러 r.f 전원이 공급된다.
[표 1]
[실시예 4]
실시예 1에서 서술된 바와같이 다결정 실리콘과 실리콘 이산화물층의 샘플 1이 준비되었다. 육각형 모양의 캐소우드 RIE 반응기의 구동 전극에 이러한 샘플들이 놓여졌다(이 반응기는 1981년 11월 3일 허여된 미국 특허 제 42,984,443호에 서술되어 있다). 이 반응기는 제 1 도에서 도시된 바와같이 알루미늄 트레이(17)을 받기 위해 수정되어졌고, 알루미늄 트레이는 아델 외부 플레이트(18)를 갖고 아델 외부 플레이트는 접지된 플레이트(19)와 접촉하는 각각의 기판보다 약간 큰 정도의 크기의 걔폐기를 갖는다. 접지된 플레이트는 테플론 절연 역전류기(22)를 이용하는 구동 전극(20)과 축받이(21)로부터 끊어진다. 벨자(25)는 접지되며 0.23cm(0.09inch)의 두께로 코팅된 내부 유리를 갖는다. 각 기판의 위치는 다결정 실리콘이나 실리콘 이산화물층으로 점유되지 않고 알루미늄 축받이의 노출을 피하는 절연 도료로 덮혀진 실리콘 기판으로 점유되어 있다. 연소실은 대략 1.3 X10-3파(1 X10-5토르)의 압력으로 진공이다. 연소실을 통하는 미분자 염소 유동은 40ccm의 비율에서 설정되었다. 진공 펌프의 펌핑 속도는 감소되어서 연소실에서의 압력은 대략 2.67(20밀리토르)로 높인다. 13.56MHz 주파수에서 약 70와트의 r.f 전원은 구동 전극에 공급된다. 다결정 실리콘과 실리콘 이산화물의 에칭율은 실시예 1에서 서술된 바와같이 측정된다. 다결정 실리콘은 약 9.6nm/분의 비율에서 에칭되며 실리콘 이산화물은 대략 0.094nm/분 비율에서 에칭된다. 그래서 선택도는 약 100 대 1 이된다. 다결정 실리콘/실리콘 이산화물층 경계면에 도달된 에칭으로 얻어지는 종단면도는 얻어진 에칭 균일도의 지시로써 제 5 도에 도시된다.
[실시예 5]
r.f 전원이 약 100와트인 것과 종모양 병의 전체가 유리 합성물인 것을 제외하고는 실시예 4의 과정은 아래와 같다. 접지된 알루미늄 그리드는 이 유리 종모양 병으로 둘러싸여 있다. 부식제가 다결정 실리콘과 실리콘 이산화물 층간의 경계면에 도달되었을때 얻어지는 비례적인 비균일 종단면도는 제 4 도에 도시된다.
[실시예 6]
제 6 도에 도시된 바와같이 육각 캐소우드가 단지 한층 높이는 것과 그래서 육각 전극의 면에 대해 한개의 기판만을 받아들이는 것을 제외하고는 아래와 같다. 부가적으로 접지 금속 플레이트가 존재하지 않으며, 기판을 둘러싸고 육각 캐소우드를 접촉하는 1.27cm(0.5inch) 두께의 아델 트레이(30)만이 이용되었다. 공급된 전원은 24와트이며, 처음 설정된 염소 유동율은 30ccm이다. 다결정 실리콘 에칭율은 23nm/분이며, 실리콘 이산화물 에칭율은 0.31nm/분이고, 따라서 선택도는 약 74 대 1 이다.
Claims (9)
- 가스 플라즈마로된 염소를 함유하는 엔티티(entity)와 접촉하므로서 베셀(vessel)에서 기판의 제 1 물질을 에칭하고 에칭하는 동안에 기판의 제 2 물질이 상기 엔티티에 종속되어 장치를 완성시키는 단계로 이루어지는 장치 제조용 공정에 있어서, 상기 기판의 주위로부터 측면으로 상기 기판 유효 직경의 20퍼센트 미만의 거리만큼의 영역으로 상기 플라즈마를 제한하되, 상기 제 2 물질이 실제로 상기 에칭에 의해 영향을 받지 않는 것을 특징으로 하는 장치 제조용 공정.
- 제 1 항에 있어서, 상기 기판의 근접 영역을 접지에 용량성으로 결합함에 의해 상기의 제한이 이루어지도록 한 것을 특징으로 하는 장치 제조용 공정.
- 제 1 항에 있어서, 상기 기판의 근접 영역으로부터 상기 플라즈마를 유전 물질로 분리시킴에 의해 제한이 이루어지는 것을 특징으로 하는 장치 제조용 공정.
- 제 1 항에 있어서 상기의 제 1 물질이 실리콘 산화물이며, 상기의 제 2 물질이 실리콘인 것을 특징으로 하는 장치 제조용 공정.
- 제 1 항에 있어서, 상기 에칭이 상기 플라즈마를 생성하기 위해 육각형 캐소우드를 이용한 반응기에서 완성되는 것을 특징으로 하는 장치 제조용 공정.
- 제 1 항에 있어서, 상기 플라즈마를 형성하기 위해 상기 에칭이 병렬 전극을 이용한 반응기에서 완성되는 것을 특징으로 하는 장치 제조용 공정.
- 제 4 항에 있어서, 상기 베셀의 표면으로부터 상기 기판 유효 지름의 최소한 20퍼센트 거리만큼의 영역으로 상기 플라즈마가 제한되는 것을 특징으로 하는 장치 제조용 공정.
- 제 7 항에 있어서, 상기 베셀의 내부 표면이 유리로 입혀져 있는 것을 특징으로 하는 장치 제조용 공정.
- 제 1 항에 있어서, 상기 플라즈마가 상기 베셀의 표면으로부터 상기 기판 유효 지름의 최소한 20퍼센트의 거리로 이동된 영역에 제한되는 것을 특징으로 하는 장치 제조용 공정.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US68277684A | 1984-12-18 | 1984-12-18 | |
| US682776 | 1984-12-18 | ||
| US682,776 | 1984-12-18 | ||
| PCT/US1985/002392 WO1986003887A2 (en) | 1984-12-18 | 1985-12-04 | Process for fabricating a device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880700453A KR880700453A (ko) | 1988-03-15 |
| KR950000859B1 true KR950000859B1 (ko) | 1995-02-02 |
Family
ID=24741091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019860700575A KR950000859B1 (ko) | 1984-12-18 | 1985-12-04 | 장치 제조용 공정 |
Country Status (9)
| Country | Link |
|---|---|
| EP (1) | EP0205557B1 (ko) |
| JP (1) | JP2868764B2 (ko) |
| KR (1) | KR950000859B1 (ko) |
| CA (1) | CA1278768C (ko) |
| DE (1) | DE3577020D1 (ko) |
| ES (1) | ES8705704A1 (ko) |
| IE (1) | IE57062B1 (ko) |
| SG (1) | SG63690G (ko) |
| WO (1) | WO1986003887A2 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3629422C2 (de) * | 1986-08-29 | 1994-02-17 | Agfa Gevaert Ag | Verfahren und Vorrichtung zum Einstellen von Belichtungsgrößen an einem Kopiergerät |
| US5089083A (en) * | 1989-04-25 | 1992-02-18 | Tokyo Electron Limited | Plasma etching method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4397724A (en) | 1981-08-24 | 1983-08-09 | Bell Telephone Laboratories, Incorporated | Apparatus and method for plasma-assisted etching of wafers |
| US4427516A (en) * | 1981-08-24 | 1984-01-24 | Bell Telephone Laboratories, Incorporated | Apparatus and method for plasma-assisted etching of wafers |
-
1985
- 1985-12-04 JP JP61500256A patent/JP2868764B2/ja not_active Expired - Lifetime
- 1985-12-04 DE DE8686900428T patent/DE3577020D1/de not_active Expired - Fee Related
- 1985-12-04 WO PCT/US1985/002392 patent/WO1986003887A2/en active IP Right Grant
- 1985-12-04 KR KR1019860700575A patent/KR950000859B1/ko not_active IP Right Cessation
- 1985-12-04 EP EP86900428A patent/EP0205557B1/en not_active Expired - Lifetime
- 1985-12-11 CA CA000497356A patent/CA1278768C/en not_active Expired - Fee Related
- 1985-12-17 ES ES550034A patent/ES8705704A1/es not_active Expired
- 1985-12-17 IE IE3193/85A patent/IE57062B1/en not_active IP Right Cessation
-
1990
- 1990-08-01 SG SG63690A patent/SG63690G/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| ES8705704A1 (es) | 1987-05-16 |
| JPS62501183A (ja) | 1987-05-07 |
| WO1986003887A2 (en) | 1986-07-03 |
| IE57062B1 (en) | 1992-04-08 |
| SG63690G (en) | 1990-09-07 |
| IE853193L (en) | 1986-06-18 |
| ES550034A0 (es) | 1987-05-16 |
| JP2868764B2 (ja) | 1999-03-10 |
| DE3577020D1 (de) | 1990-05-10 |
| WO1986003887A3 (en) | 1986-08-14 |
| EP0205557A1 (en) | 1986-12-30 |
| KR880700453A (ko) | 1988-03-15 |
| EP0205557B1 (en) | 1990-04-04 |
| CA1278768C (en) | 1991-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100405578B1 (ko) | 반도체 장치의 제조 방법 | |
| KR101341711B1 (ko) | 웨이퍼의 베벨 에지 및 이면상의 필름들을 제거하는 장치 및 방법들 | |
| JP3792267B2 (ja) | 誘導結合モードと静電結合モードとを併用する高密度プラズマｃｖｄリアクタの操作方法 | |
| KR100900595B1 (ko) | 플라즈마 한정 및 유동 컨덕턴스 강화 방법 및 장치 | |
| KR100235931B1 (ko) | 반도체 웨이퍼의 건식 에칭용 플라즈마 처리장치 | |
| JP5028430B2 (ja) | プラズマ処理チャンバの選択的プレコーティングのための方法及び装置 | |
| JP3164200B2 (ja) | マイクロ波プラズマ処理装置 | |
| EP0601468B1 (en) | Process and electromagnetically coupled planar plasma apparatus for etching oxides | |
| US20140034243A1 (en) | Apparatus for plasma processing system with tunable capacitance | |
| EP0831680A1 (en) | Device and method for plasma treatment | |
| JP2603217B2 (ja) | 表面処理方法及び表面処理装置 | |
| KR20090026314A (ko) | 기판 프로세싱을 위한 장치 및 방법 | |
| JPH09106898A (ja) | プラズマｃｖｄ装置、プラズマ処理装置及びプラズマｃｖｄ方法 | |
| US6090303A (en) | Process for etching oxides in an electromagnetically coupled planar plasma apparatus | |
| EP0841838B1 (en) | Plasma treatment apparatus and plasma treatment method | |
| US6092486A (en) | Plasma processing apparatus and plasma processing method | |
| JP3323928B2 (ja) | プラズマ処理装置 | |
| KR950000859B1 (ko) | 장치 제조용 공정 | |
| US4871420A (en) | Selective etching process | |
| Yang et al. | Effect of structure and material variation of focus ring for enhanced etch resistance | |
| JPH10242130A (ja) | プラズマ処理方法及び装置 | |
| JP3779277B2 (ja) | 半導体装置の製造方法 | |
| JP2003264172A (ja) | プラズマ処理装置 | |
| WO2022070264A1 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JP2652292B2 (ja) | プラズマ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010131 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |