KR100405578B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100405578B1
KR100405578B1 KR1020020022678A KR20020022678A KR100405578B1 KR 100405578 B1 KR100405578 B1 KR 100405578B1 KR 1020020022678 A KR1020020022678 A KR 1020020022678A KR 20020022678 A KR20020022678 A KR 20020022678A KR 100405578 B1 KR100405578 B1 KR 100405578B1
Authority
KR
South Korea
Prior art keywords
film
plasma
etching
active species
processing chamber
Prior art date
Application number
KR1020020022678A
Other languages
English (en)
Inventor
모리마사히또
다찌신이찌
요꼬가와겐에쯔
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Application granted granted Critical
Publication of KR100405578B1 publication Critical patent/KR100405578B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32871—Means for trapping or directing unwanted particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

실리콘 산화막이나 실리콘 질화막의 에칭 가스인, PFC(퍼플르오로 카본), HFC(히드로플루오로 카본)은 환경 규제에 의해, 금후 사용이 제한 혹은 입수가 곤란한 것으로 예상된다.
에칭의 원료 가스로서, 불소를 구성 원소로 하는 가스를 도입하여, 플라즈마 처리하는 그 영역에서, 고체 상태의 탄소(112)에 불소를 함유하는 가스의 플라즈마를 반응시켜, CF4나 CF2, CF3, C2F4등의 분자 형태의 화학종을 생성하고, 이 화학종으로 에칭한다.
프로세스 윈도우를 널리 유지하면서, 고속의 에칭 속도, 고선택성을 얻을 수 있다.

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 플라즈마 처리에 관한 방법 및 플라즈마 처리하는 장치에 관한 것으로, 특히 기상(氣相)중의 원료 가스를 플라즈마화하고, 활성화한 입자의 물리 또는 화학반응에 의해 반도체 재료의 표면을 처리하는, 드라이 에칭 공정에 이용되는 플라즈마 처리에 관한 것이다.
최근의 반도체 소자의 미세화에 수반하여, 배선층의 다층화와, 소자 구조의 입체화가 진행되고 있다. 그것에 따라 배선이나 소자 사이의 전기적 절연을 확보하기 위해서 사용되는 절연막의 가공은, 점점 중요해지고 있다고 생각되어진다. 이 절연막인 실리콘 산화막의 에칭에는, 종래부터 CF4, C2F8등의 퍼플르오로 카본가스(PFC)나 CH2F2, CHF3등의 히드로플루오르 카본 가스(HFC)가 사용되어왔다. 이것은, 실리콘 산화막의 Si-O 결합을 분리하고, 휘발성의 화합물을 생성하기 위해서는탄소를 함유하는 가스가 필수적이기 때문이다.
그러나, 최근 지구 규모에서의 환경 문제가 클로즈업되어 왔지만, 상기한 PFC, HFC은 적외선을 흡수하기 쉽고, 대기중에서의 수명도 3000년 이상으로 길기 때문에, 지구 온난화에의 영향이 매우 커서, 앞으로 이들의 사용이 제한 또는 입수가 곤란할 것으로 예상되고 있다.
또한, PFC이나 HFC 가스 플라즈마 중에서는, F나 CF1, CF2, CF3등의 플루오루 카본 래디컬과 이온이 존재하고 있다. 실리콘 산화막의 에칭은 이들 활성종(래디컬)이 실리콘 산화막의 반응 표면에 부착하고, 거기에 입사하는 이온의 에너지에 의한 의사 고온 상태하에서의 화학 반응에 의해 휘발물이 생성되는 메카니즘으로 진행한다. 따라서, 양호한 에칭 특성을 얻기 위해서는, 시료에 입사하는 활성종의 제어와 시료에 입사하는 이온의 에너지와 밀도를 제어할 필요가 있다. 이 플라즈마 중의 이온의 밀도와 활성종의 제어는 이들 에칭 장치의 플라즈마 생성 기구에 의해서 제어를 행하고 있었다.
또한, 반응 용기내에서 활성종을 생성하는 방법으로서, 예를 들면 특개평7-74147호에는 반응 용기내를 탄소계 재료로 구성하고, 이 탄소 성분을 플라즈마 중에 공급해서 에칭하는 것이 기재되어 있다.
또, 특개평4-363021호에는 반응 용기를 세라믹스제로서 시료에의 활성종에 의한 에칭 작용의 감퇴를 방지하는 것, 및 반응 용기의 외주에 히터를 설치해서 세라믹스제의 반응 용기에 대한 플라즈마에 의한 열충격을 경감하는 것이 기재되어있다.
한편, PFC, HFC의 가스 플라즈마를 사용한 경우, 시료 처리의 진행에 따라 플루오루 카본계 또는 카본계의 폴리머가 반응실 내벽에 부착한다. 이 부착물을 제거하는 방법으로서 특개평5-62936호에 기재되어 있는 바와 같이, 반응실의 외벽에 대해서 절연되고, 또한 복수로 분할된 전극을 반응실 내면에 설치하여, 플라즈마 생성용 전극사이에 순차 고주파 전압을 인가하여 플라즈마 클리닝하는 방법이 알려져 있다. 또한, 특개평1-231320호, 특개평1-231321호, 특개평1-231322호에는 반응실의 외벽에 대해서 절연된 전극에 전압을 인가하여, 플라즈마 클리닝하는 방법이 기재되어 있다.
그러나, 종래예와 같은 플라즈마 클리닝을 실시하였다고 해도, 클리닝 이전에는 반응실 내벽에 부착물이 존재한다. 플라즈마 중의 불소는 반응실 내벽의 부착층과 반응하기 때문에, 플라즈마 중의 불소 밀도가 점차 감소하여, 플라즈마 중의 탄소의 비율이 증가한다. 즉, 반응실 내벽에의 부착이 진행하면 래디컬 조성이 변화하기 때문에, 에칭 특성이 변화한다고 하는 경시 변화가 야기되어 큰 문제가 되고 있었다.
한편, 에칭 장치는 플라즈마 생성 기구에 의해서 용량 결합형, ECR(전자 사이클로트론 공명)형, ICP (유도 결합)형, 표면파 여기형 등으로 분류할 수 있다. 용량 결합형의 장치에서는, 하부 전극에 시료를 설치해서 2계통의 전압 인가 기구에 의해 상부 전극과 하부 전극에 상이한 주파수 및 전압을 인가함으로써, 플라즈마 생성 제어와 시료 입사 에너지 제어를 시도하고 있지만, 그 구조상 이들을 독립적으로 제어할 수는 없다.
이 장치에서의 활성종 제어는, 전극에 사용하고 있는 탄소 혹은 실리콘으로 행하고 있다고 생각할 수 있지만, 이것에 대하여는 제어 파라메터가 없다. 따라서, 상하 2개의 전원에 의한 제어로, 이온 밀도, 시료 입사하는 이온의 에너지제어, 활성종 제어의 3가지 제어를 행해야 하고, 양호한 에칭 특성을 얻을 수 있는 각종 파라메터의 범위(프로세스 윈도우라고 정의한다)가 좁고, 안정적인 에칭 조건을 얻는 것이 곤란하다고 하는 문제가 있었다. 여기서, 상기한 에칭 특성을 결정하는 파라메터로서는, 예를 들면, 플라즈마 발생 기구에서는 전극판 사이에 투입하는 고주파 전력이나 μ파 전력, 가스 유량이나 가스 압력이나 가스 조성이 있다. 또한, 입사 이온 에너지 제어에서는 인가 전압의 파형이나 주파수 및 전력등이 있다.
한편, 용량결합형 이외의 플라즈마 생성 방식에서는 플라즈마 생성 제어와 시료에 입사하는 이온의 에너지 제어와의 독립 제어는 가능하였지만, 활성종을 제어하는 기구로서는 플라즈마 생성 제어에 의존하고 있고, 이것도 프로세스 윈도우가 좁다고 하는 문제가 있었다. 구체적으로는, ECR 등 고밀도 플라즈마 에칭 장치로 SAC(Self Align Contact)의 실리콘 산화막 가공을 행한 경우, 홀 기저부에서의 에칭 정지와 실리콘 질화막 깎임이 발생한다고 하는 트레이드 오프가 문제로 되어 있다. 또한, 고밀도 플라즈마를 이용하여 선택성이 높은 에칭을 행하면, 홀 지름이 작아질수록 에칭 속도가 저하하는 마이크로 로딩 현상이나 역마이크로 로딩 현상이 발생해서, 문제가 되고 있다. 또한, 이들 장치로 TiN과 Al 등 적층막의 메탈가공을 행한 경우, TiN과 Al 등의 이종 재료 사이의 경계선에 국소 이상 사이드 에칭 형상(노칭)이 생기는 문제도 발생하고 있다.
또한, 특개평7-74147호 기재의 방법으로는 적절한 활성종의 량을 제어할 수 없어, 원하는 에칭을 하는 것이 곤란하다. 또, 특개평4-363021호 기재의 방법으로는 반응 용기내에서 활성종을 생성할 수 없다는 문제가 있다.
상기 과제는 플라즈마가 접촉하는 영역내에, 에칭에 필요한 량의 활성종을 생성시킴으로써 달성된다.
이하, 구체적으로 도시한다. 시료상의 실리콘 산화막 및 실리콘 질화막의 에칭에 있어서는, 예를 들면 불소를 함유하는 가스를 반응실에 도입하여, 0.3Pa ∼ 200Pa와 같은 저가스 압력의 상태로 유지하고, μ파나 RF파의 입력 전력에 의해 이 가스를 방전시켜, 플라즈마를 생성한다. 그리고, 플라즈마와 접촉하는 영역에 설치한 탄소를 포함하는 고체에 직류 혹은 고주파 전압을 인가하여, 원하는 량의 탄소를 방출시켜, 플라즈마중의 불소 래디컬을 CF, CF2, CF3, C2F4등의 플루오르 카본 래디컬로 변환 생성하고, 시료의 에칭을 행한다.
또한, 반응실에 도입하는 가스로서, 불소를 함유하는 탄소를 포함하지 않은 가스를 도입하여, 반응실 내에서 불소 함유 가스와 고체 탄소를 반응시키면, PFC, HFC을 사용하지 않고서 실리콘 산화막이나 실리콘 질화막 등을 선택적으로 에칭할 수 있다. 즉, 탄소를 함유하지 않은 불소 가스에 의한 플라즈마를 생성하고, 새롭게 반응실 내에 설치한 고체상의 탄소에 불소 원자 이온을 반응시키면 CF4, CF2,CF3, C2F4의 탄소와 불소의 화합물을 생성할 수 있다. 이들 화합물인 활성종 분자는 종래 PFC 가스의 해리로부터 직접 생성할 수 있고, 이 생성된 활성종 분자에 의해서, 실리콘 산화막의 에칭을 행할 수 있었다. 본 발명의 특징은 실리콘 산화막 및 실리콘 질화막의 에칭에서 PFC, HFC 가스로부터 에칭에 필요한 활성종을 직접 공급하는 것이 아니라 플라즈마 처리실에서 고체와의 반응에 의해 변환 생성하는 것이다. 이 방법에 의해, PFC, HFC 가스가 규제되어 사용 금지가 된 경우라도, 에칭에 필요한 활성종을 생성하고, 종래의 선택성을 유지하면서 에칭을 행하는 것이 가능해졌다.
한편, SAC 가공시의 선택비 향상 및 프로세스 마진의 향상의 과제에 대하여는, 실리콘 산화막의 에천트인 CF2로 단일종화함으로써 달성할 수 있다. 이것에 대해서, 활성종 제어 재료를 탄소로 하고, 이것을 플라즈마 경계면에 배치함으로써, 플라즈마 중의 불소를 1/2로 저감하고, 활성종 제어 재료에 알루미늄을 이용한 경우와 비교하여, CF1, CF2, CF3을 각각 5, 10, 2배로 증가시킬 수 있는 현상을 발견하였다. 도 2에 그 결과를 도시한다. 도 2는 활성종 제어 재료에 Al, SiO2, C를 사용한 경우의 CF4플라즈마 중의 불소와 CF2를 측정한 결과이다. 이 결과는, 활성종제어 재료로서 알루미늄을 사용하면 불소와의 반응이 없기 때문에 불소 밀도는 크지만, 탄소로 하면 불소 밀도는 알루미늄에 비교하여 반감하여 있는 것을 나타내고 있다. 이것은, 활성종 제어 재료의 탄소와 플라즈마 중의 불소가 반응하여, CF2가증가하는 변환 반응이 일어나는 것으로 생각할 수 있다. 이때, CF1, CF2도 증가하는 것이 확인되었다. 또한, 활성종 제어 재료가 SiO2에서는, 플라즈마 중의 불소와 마찬가지로, CF1, CF2, CF3도 감소하여, CF1, CF2, CF3과 활성종 제어재인 SiO2가 화학 반응하고 있는 것을 나타내고 있다. 이와 같이, 플라즈마 중의 활성종과 화학 반응을 일으켜, 생성물이 휘발하는 활성종 제어 재료를 플라즈마 영역에 설치함으로써, 플라즈마중의 활성종 조성을 변화시키는 것이 가능해진다. 또한, 활성종 재료에 실리콘, 탄화 실리콘을 사용해도, SiF2등의 휘발물을 생성하는 화학 반응이 일어나서, 플라즈마 중의 불소를 저감할 수 있었다.
또한, 활성종 제어 재료에 전압 인가 기구를 설치하고, 시료 처리와 평행하게 전압을 인가함으로써 상기 활성종의 단일종화는 촉진하는 것이 확인되었다. 도 3은, CF4가스플라즈마 중에서, 탄소의 활성종 제어 재료에 음의 직류 전압을 인가했을 때의 CF1, CF2, CF3의 래디컬 밀도를 측정한 결과이다. 인가 전압이 커짐에 따라서, CF3이 감소하고, CF2가 증가하는 것이 새롭게 발견되었다. 이 현상은 활성종 제어 재료상에서의 이온 어시스트 반응에 기인한다. 이 효과를 이용하여, 플라즈마중의 불소를 CF2변환하고, 활성종을 단일종화한 플라즈마를 사용함으로써, 실리콘 산화막상에서는 반응 생성물이 휘발해서 에칭이 진행하지만, 실리콘 질화막 상에서는 잔류물을 위해 에칭이 정지한다고 하는 선택성 에칭이 가능하게 되어, 선택비 저하에 의한 질화막의 모서리 깎임의 문제를 해결할 수 있다.
또한, 종래의 탄소와 불소의 밸런스에 의한 에칭 기구에 대해서, 탄소보다 에칭 측면에의 부착 계수가 낮은 CF2를 사용하기 때문에, 마이크로 로딩, 역마이크로 로딩 현상을 억제할 수 있는 것을 확인할 수 있었다.
또한, 에칭 속도가 크게 다른 시료의 에칭을 행하는 경우, 활성종 제어 재료로, 피에칭 재료와 동일한 원소 혹은 피에칭 재료와 동일한 원소를 적어도 한종류 포함하는 화합물을 사용하여, 에칭하는 재료에 의해서 활성종 제어 재료에 인가하는 전압을 시간적 혹은 모니터하면서 제어하고, 활성종 제어 재료인 종의 래디컬을 소비·방출시킴으로써, 이종 재료 사이에 발생한다고 하는 국소 이상 형상을 억제할 수 있었다.
또한, 메탈 에칭의 이종 재료 사이의 국소 형상 이상의 과제는, 에천트의 변동을 적게 함으로써 해결할 수 있다. 즉, 활성종 제어 재료를 피에칭 재료로 하고, 에칭 시간 혹은, 활성종 모니터 결과에 의해 활성종 밀도의 제어를 행함으로써 해결할 수 있었다.
한편, 플라즈마가 접하는 면에의 퇴적물을 제거함으로써 에칭 특성의 경시 변화를 억제하는 것이 가능해졌다. 즉, 활성종 제어 재료를 플라즈마를 둘러싸도록 배치하여 외부에서 전압을 인가하면서 시료를 처리함으로써, 플라즈마 접촉면에 부착하는 퇴적물을 자동적으로 제거할 수 있었다. 또, 시료 처리중에 전압의 인가를 행함으로써 스루풋을 향상시키는 효과도 얻을 수 있었다. 여기서, C4F81.5mTorr, μ파 파워 200W로 하고, C4F8플라즈마에 접하는 면에 설치한 알루미늄판에 임의의 전압을 인가하는 경우의, 퇴적층의 두께를 단차계로 측정한 결과를 도 5에 도시한다. 퇴적물은 플라즈마 밀도에 의존하지만, 적절한 전압을 플라즈마 경계면에 인가함으로써 퇴적막이 부착되지 않기 때문에 에칭 특성의 경시 변화를 억제하는 것이 가능해진다.
도 1은 본 발명의 실시예1의, 활성종 제어 재료를 탑재한 플라즈마 에칭 장치의 단면을 도시하는 도면.
도 2는 활성종 제어 재료에 Al, SiO2, C를 사용한 경우의 CF4플라즈마중의 불소와 CF2밀도를 도시하는 도면.
도 3은 CF4가스 플라즈마 중에서, 탄소의 활성종 제어 재료에 음의 직류 전압을 인가했을 때의 CF1, CF2, CF3의 래디컬 밀도의 변화를 도시하는 도면.
도 4는 레지스트-TiN-Al-TiN의 적층 구조를, 종래의 ECR 플라즈마 에칭 장치로 에칭 처리를 행한 경우의 형상과 그 때의 플라즈마중의 염소 농도의 변화를 도시한 도면.
도 5는 C4F8플라즈마에 접하는 면에 설치한 알루미늄판에 전압을 인가한 경우의 퇴적층의 두께를 도시한 도면.
도 6은 활성종 제어 재료의 면적이 플라즈마 전위를 결정하는 부분의 면적과 같은 정도인 경우의 플라즈마 전위와 인가 전압, 플라즈마 시스 전압, 자기 바이어스 전압의 파형도.
도 7은 활성종 제어 재료를 3개로 구획짓는 경우에서의 각 블럭에 전압 인가를 행하는 타이밍의 예를 도시한 도면.
도 8은 활성종 제어 재료를 3개로 구획짓는 경우의 릴레이 회로를 내장한 전압 인가 회로 동작의 개략도.
도 9는 복위상 전원 회로 접속한 경우의 구성도와 플라즈마 전위와 각 인가 전압, 각 플라즈마 시스 전압, 자기 바이어스 전압의 파형도.
도 10은 활성종 제어 재료에의 부착량 또는 스퍼터량을 검지하는 수단의 실시예를 도시하는 도면.
도 11은 본 발명에 의한 가스 조성 및 활성종 제어 재료를 사용한, ECR형 UHF파 플라즈마 에칭 장치의 개략도.
도 12는 플라즈마 발생 기구에 용량 결합형 플라즈마를 적용하고, 본 발명에 따르는 에칭 장치의 단면도.
도 13은 플라즈마 발생 기구에 유도 결합형 플라즈마를 적용하고, 본 발명에 따르는 에칭 장치의 단면도.
도 14는 플라즈마 발생 기구에 표면파 여기형 플라즈마를 적용하고, 본 발명에 따르는 에칭 장치의 단면도.
도 15는 플라즈마 발생 기구에 유자장 평행 평판 플라즈마를 적용하고, 본 발명에 따르는 에칭 장치의 단면도.
도 16은 산화막 에칭에 의한 SAC 가공을 행하기 전의 시료 구조를 나타내는도면과 종래 방법에서의 SAC 가공시의 모서리 깎임 상태를 나타내는 도면과 종래 방법에서의 SAC 가공시의 에칭 정지 상태를 나타내는 도면과 본 발명을 이용한 경우에서의 SAC 가공을 행한 경우의 에칭 형상을 나타내는 도면.
도 17은 시료 처리시에 의해 인가하는 고주파의 전압 및 주파수의 제어 기구를 도시하는 도면.
도 18은 활성종 제어 재료와 절연체 사이에 도전판을 삽입하고, 그 도전판에 전압 인가 회로를 접속한 것을 도시하는 도면.
도 19는 플라즈마 발생 기구에 유자장(有磁場) 평행 평판 플라즈마를 적용하고, 본 발명에 따르는 에칭 장치의 단면도.
도 20은 플라즈마 발생 기구에 평행 평판 플라즈마를 적용하고, 본 발명에 따르는 에칭 장치의 단면도.
도 21은 본 발명을 적용하여, TiN-Al-TiN의 메탈 배선 가공을 행한 경우의 가공 형상을 도시하는 도면.
<도면의 주요부분에 대한 부호의 설명>
48: 온도 조절 기구
51: 상부 윈도우
54: 고주파 전원
58: 코일형 안테나
71: 상부 전극
74: UHF파 전원
78: 마그네트
79: 동축 케이블
101: 마이크로파 발진기
102: 도파관
103: 마이크로파 도입 윈도우
104: 반응실
105: 전자석
106: 시료
107: 시료대
108: 진공 배기 장치
109: 가스 도입관
110: RF 전원
111: 절연체
112: 활성종 제어 재료
113: 플라즈마
114: 온도 모니터
115: 전압 인가 회로
116: 히터
117: 냉각관
118: 블로킹 컨덴서
119: 교류 전원
120: 피드백 회로를 설치한 발광 분광기
121: 온도 제어 회로
301: 레지스트
302: 노치 부분
303: 알루미늄
304: 질화 티탄
305: SiO2
306: 질화 티탄 에칭시의 염소 농도(이상 형상 발생시)
307: 노칭 부분에서의 염소 밀도
308: 알루미늄 에칭시의 안정적인 염소 농도
309: 질화 티탄 에칭시의 염소 밀도(본 발명 적용시)
310: 언더커트 부분
401: 도전판
601: 인가 전압
602: 플라즈마 전위
603: 시스 전압
604: 자기 바이어스 전압
801: 릴레이 회로
802: 블럭a
803: 블럭b
804: 블럭c
901: 복위상 고주파 전원 회로
902: 초기 위상 0도의 정현파
903: 초기 위상 120도의 정현파
904: 초기 위상 240도의 정현파
905: 블럭a에의 시스 전압
906: 블럭b에의 시스 전압
907: 블럭c에의 시스 전압
1001: 수정 진동자 막두께계 프로브
1002: 피드백 회로
1003: 활성종 제어 재료를 구성하는 물질
1201: 고주파 전원
1202: 접지 대향 전극
1401: 유전체
1402: 도파관
1501: 레지스트
1502: 산화막
1503: 질화막
1504: 폴리실리콘 게이트
1505: 실리콘 기판
1506: 질화막 모서리 깎임 부분
1507: 에칭 정지 부분
1701: 시간 제어용 컴퓨터
1702: D/A 컨버터.
(제1 실시예)
도 1은 본 발명에 따르는 에칭 장치를 가로에서 본 구성도서, 자장과 전자파의 상호 작용을 이용한 플라즈마 발생 기구의 일방법인 ECR 플라즈마를 이용한 것이다. 반응실(104)은 마이크로파 도입창(103)과 진공 배기 장치(108)와 가스 도입관(109)으로 이루어지고, 그 내부에는 시료(106)를 설치하기 위한 시료대(107)를 구비하고 있다. 플라즈마 발생 기구는 마이크로파 발진기(101)와 도파관(102)과 전자석(105)으로 이루어진다. 그리고, 시료대(107)에는 시료(106)에 입사하는 이온을 가속하기 위한 RF 전원(110)이 접속되어 있다. 이 RF 전원(110)으로부터는 수백 kHz 내지 수십 MHz의 주파수를 갖는 라디오파가 발진된다. 그 라디오파에 의해서 가속된 이온이, 시료(106)에 입사함으로써 에칭 반응이 촉진된다.
가스는 가스 도입관(109)에서 반응실(104)에 도입되어 플라즈마(113)가 생성된다. 특히, 산화막 에칭을 행하는 경우는, 플루오르 카본 가스 플라즈마가 사용되지만, 이 플라즈마 중에는, 해리에 의해서 생기는 불소나 CF1, CF2, CF3등의 활성종이 존재하고 있다. 여기서, 플라즈마 중에서 불소가 과잉된 경우, 예를 들면SAC 가공에 있어서는, 질화막, 산화막 모두 에칭되기 때문에, 선택성 에칭을 행하는 것이 곤란하게된다. 따라서, SAC 가공의 선택성 에칭을 행하기 위해서는, 플라즈마 중의 불소를 저감하는 것이 필요 조건이다. 본 장치는 새롭게 활성종을 제어하는 재료를 포함하는 활성종 제어 재료(112)를 갖는다. 활성종 제어 재료(112)는 히터(116), 냉각관(117), 온도 제어 회로(121)에 의해 온도 제어되고 있다. 온도는 온도 모니터(114)로 모니터링된다. 또, 온도 제어에 대하여는 제5 실시예에서 설명한다. 또한, 이 장치는 피드백 회로를 설치한 발광 분광기로 플라즈마 상태를 모니터링할 수 있도록 되어 있다.
그리고, 활성종 제어 재료(112)에 전압을 인가함으로써, 상기의 변환 반응을 더욱 촉진할 수 있는 것이 새롭게 확인되었다. 활성종 제어 재료(112)에 전압을 인가하는 수단으로서는, 활성종 제어 재료(112)와 반응실(104) 사이에 절연체(111)를 설치하고, 블로킹 컨덴서(117) 및 교류 전원(119)으로 이루어진 전압 인가 회로(115)를 설치하였다. 여기서 블로킹 컨덴서는 플라즈마로부터의 직류 전류를 블럭하는 역할을 하고, 블로킹 컨덴서에 의해 Vdc가 발생해서 효과적으로 이온의 가속을 행하는 것이 가능해진다. 전압 인가 회로(115)는 교류 전원(119), 펄스 전원, 활성종 제어 재료의 재료가 도전체이면, 직류 전원이라도 좋다. 절연체(111)에는 400℃ 정도의 온도에 견딜 수 있는 알루미나, 질화 실리콘을 사용하는 것이 바람직하다. 전압을 인가하지 않은 경우는 절연체(111)를 설치할 필요가 없는 것은 물론이다.
또한, 활성종 제어 재료(112)로서 석영, 질화 실리콘 등의 절연물을 사용하는 경우에는, 도 18에 도시한 바와 같이, 활성종 제어 재료(112)와 절연체(111) 사이에 도전판(401)을 삽입하고, 그 도전판(401)에 전압 인가 회로(115)를 접속하는 편이 전압 도입 효율이 좋다.
도 3은, CF4가스 플라즈마 중에서 탄소의 활성종 제어 재료(112)에 음의 직류 전압을 인가했을 때의 CF1, CF2, CF3의 래디컬 밀도를 측정한 결과이다. 인가 전압이 커짐에 따라서, CF3이 감소하고, CF2가 증가하는 것이 새롭게 발견되었다. 이것은, 활성종 제어 재료에 플루오르 카본계의 부착층이 형성되어 있는 상태로, 이온이 입사하고, 그 에너지에 의해 국소적인 의사 고온 상태가 만들어져서 화학 반응이 촉진된다고 하는 이온 어시스트 반응이 일어나는 것에 기인한다.
일반적으로, 고온 상태하에서의 화학 반응 생성물은, 결합하는 원자의 수가 적은 상온에서는 불안정한 분자가 생성되기 쉬운 것이 알려져 있다. 예를 들면, 실리콘 기판상에 흡착된 염소 원자는 기판 온도가 600℃에서 밑바탕의 Si와 화학 반응에 의해 SiCl2를 생성하지만, 900℃에서는 SiCl을 생성하는 것이 알려져 있다. 따라서, 이번의 실험으로 얻어지는 이온 에너지하에서는, CF2가 안정적으로 생성되기 쉽다는 것이 추측된다. 즉, 플루오르 카본 가스 플라즈마 중에서 활성종 제어 재료(112)로서 탄소를 사용해서 전압 인가에 의한 이온 어시스트 반응을 이용하면, 플라즈마 중의 F나 CF3을 CF2로 변환할 수 있고, 플라즈마 중의 활성종을 제어 가능한 것을 나타내고 있다.
또한, 사용하는 플라즈마의 밀도에 의해서, 활성종 제어 재료에 인가할 수 있는 고주파 전압의 주파수의 하한이 결정된다. 에칭에 사용되는 플라즈마 밀도는, 1011내지 1012개/cm3정도이고, 그 때의 포화 이온 전류 밀도 Ie는 10-2내지 10-4A/cm2정도이다. 일반적으로, 플라즈마 중의 전극에 고주파를 인가하는 경우, 대략 Ie/(CV) 이상의 주파수가 필요해진다. 이 관계식은, 정성적으로 전압 인가 기구에 의해서 강하한 전극의 전압 변화가, 그것을 없애도록 유입하는 이온의 량의 변화보다 빠르게 변화하는 것이 필요하기 때문에 유도된다. 여기서, C는 단위 면적당 정전 용량으로 약 10-11farad 정도, V는 인가되는 전압이고, 약 102 V 정도이다. 따라서, 에칭에 사용되는 상기의 플라즈마에 있어서는, 인가 가능한 고주파의 주파수는, 100kHz 이상은 필요하다. 상한치에 대하여는, 이온이 전압 변화에 추종할 수 있고, 이온 어시스트 반응의 효과가 있는 주파수는 100MHz 정도였다. 이 때, 전압 인가 회로(115)로서, 펄스 전원 및 직류 전원을 사용하면, 활성종 제어 재료에 입사하는 이온 에너지의 단색화를 할 수 있고, 변환 반응 경로의 단일화가 가능해지기 때문에, 이온 어시스트 반응에 의한 활성종의 선택적인 생성을 보다 효율 좋게 행할 수 있다. 사용하는 활성종 제어 재료의 재료가 절연체이면 펄스 전압으로밖에 상기 효과는 낼 수 없지만, 도체이면 직류 전압을 인가하는 쪽이 장치적 비용에서 보더라도 바람직하다. 또한, 이 때 사용하는 펄스의 주파수는 전압 인가하는 계의 정전 용량에 의해서 변화하지만, 일반적인 수십 nF 정도의 용량의 계이면, 100kHz 이상은 필요하였다.
본 발명은, 플루오르 카본 가스 플라즈마 뿐만 아니라, 카본계의 가스를 사용하는 경우나, 유기계 레지스트를 마스크로서 사용하는 경우에 있어서도, 활성종 제어 재료(112)상의 부착물에, 이온 어시스트 반응을 일으켜 에칭에 유효한 활성종으로 변환, 제거하는 것이 가능하다.
(제2 실시예)
PFC, HFC 가스를 이용하지 않고서 실리콘 산화막 에칭을 행하는 실시예를 이하에 기술한다. 도 1에 도시한 바와 같은 ECR형의 마이크로파 방전 플라즈마의 본 실시예에서는 웨이퍼에 대향하는 전극은 설치되지 않는다. 따라서, 웨이퍼에 대향하는 전극을 카본으로 할 수 없기 때문에, 원리적으로는 카본을 포함하지 않은 가스에 의한 에칭은 곤란하다.
그러나, 활성종 제어 재료(112)를 SiC로 한 결과, 도입 가스를 Ar와 SF6을 함유하는 탄소를 포함하지 않은 가스로서, 반응실(104)내로 흘렸다. 이 토탈 가스 유량은 20 ∼ 300sccm으로 설정하고, SF6은 1 ∼ 10sccm으로 변화시켰다. 또, 방전 압력은 0.1 ∼ 5Pa로 설정하였다. 이 도입 가스를 플라즈마화하여 SiC와 반응시켜 에칭에 필요한 활성종을 생성시켰다.
웨이퍼는 피에칭막으로서 실리콘 산화막이 형성되어 있고, 그 에칭 마스크는 포토레지스트에 의해 행하였다. 이 포토레지스트는 리소그래피에 의해 미세한 패턴을 형성한 것을 사용하였다. 또한 산화막에 기초층으로서 실리콘의 질화막과 실리콘막을 이용하였다.
SiC 판의 에칭 속도가 50nm/min 내지 600nm/min이 되는 조건에서는, 산화막의 에칭 속도가 400nm/min 내지 2000nm/min까지 변화하고, 레지스트막의 에칭 속도는 500nm/min 내지 80nm/min까지 변화하였다. 즉 SiC 벽면 전극의 에칭 속도에 의해, 레지스트의 에칭 속도를 조절할 수 있고, 선택비를 크게 할 수 있다. 실리콘막의 에칭 속도도 레지스트와 같이 변화하였다. 실리콘 질화막의 에칭을 가장 선택적으로 에칭하기 위해서는, SiC 벽면 전극의 에칭 속도를 크게 할 필요가 있었다. 즉, SiC250nm/min의 에칭 속도에서, 산화막의 에칭 속도가 1000nm/min, 실리콘 질화막의 에칭 속도가 70nm/min이 되고, 양 실리콘 질화막의 선택비가 14.2가 되었다.
이 상태에서 벽면의 전극과 웨이퍼 전극의 온도의 효과를 -60℃ 내지 250℃까지 변화시켜, 그 에칭에 대한 효과를 조사하였다. 그 결과, 웨이퍼 전극의 온도는, 가능한 한 높게 설정하는 편이 실리콘 산화막을 실리콘 질화막에 대해서 선택적으로 에칭할 수 있는 것을 알 수 있었다. 특히 바람직한 온도는 0℃이상이었다. SiC 온도 200℃에서 양 실리콘 질화막의 선택비는 5였다. 벽면의 전극에 대하여는, 온도가 낮으면 물질의 퇴적이 일어나기 쉽지만, 상부의 전극과 마찬가지로, 전극 표면의 에칭 속도를 결정하는 인자의 하나였다. 따라서 온도를 극력 일정하게 유지할 필요가 있다. 덧붙여서, 온도는 높은 경우일수록 에칭의 속도가 높고, 온도를 낮게 설정하면 활성종의 변환 반응의 효율이 저하한다. 따라서 상기 온도 범위에서 소정의 에칭 속도를 설정하여 사용할 수 있었다. 즉 본 실시예로부터, 탄소를 포함하지 않은 가스의 플라즈마를 사용한 경우에, 플라즈마에 접촉하는 고체 표면에 탄소를 함유시켜서 이 고체의 에칭 반응을 생성시키고, 그 고체의 온도를 특히 0℃ 이상으로 함으로써, 실리콘 산화막을 고속의 에칭 속도로 에칭할 수 있는 것을 분명하게 할 수 있어, 본 발명의 유효성을 확인할 수 있었다.
탄소를 함유하지 않은 가스의 일례로서, 여기서는 Ar와 SF6의 혼합 가스를 이용하였지만, 다른 불활성 가스 Ne, Kr, Xe라도 좋고, 불소를 함유하는 가스는, SF6은 지구 온난화 계수가 높고 또 라이프타임도 길어서, 바람직하지 않지만, 극히 소량의 소비량으로 해결한다는 이점이 있다. SF6이외에는, F2, HF, XeF2, PF3, BF3, NF3, SiF4, 할로겐화물의 염화 불소 ClF, ClF3, 브롬화 불소 BrF, BrF3, BrF5, 요드화 불소 IF5에서 효과가 있다.
SiC 이외에는 파이로리틱그래파이트판이나 유기 수지막, SiCN, 다이아몬드판, Al4C3, 탄화 붕소등의 탄소 함유 재료이면 된다는 것을 알 수 있었다. 또한, 이들 탄화물을 다른 재료 표면에 형성한 구조에서도 마찬가지로, 에칭에 필요한 활성종을 형성할 수 있었다.
(제3 실시예)
활성종 제어 재료로 피처리 재료와 동일한 재료를 사용하는 경우의 실시예에 대하여 설명한다. 이러한 재료를 사용함으로써, 특히 시료가 이종 재료로 형성되는 적층 구조물을, 동일 플라즈마 중에서 에칭하는 경우에 발생하는 이상 형상을개선하는데 효과적이다. 예를 들면, 도 4(a)는, 염소 플라즈마 중에서 메탈의 배선 가공시에 이용되는 Si02(305) 상에 형성된, 레지스트(301), TiN(304), Al(303), TiN(304)의 적층 구조를, 종래의 ECR 플라즈마 에칭 장치로 에칭 처리를 행한 경우의 에칭 형상이다. 이와 같이 종래 장치는, TiN(304)과 경계를 이루는 Al 부분(노칭 부분)(302)이 상당히 깎여져 버린다.
이 때의 플라즈마 중의 염소 농도의 변화를 도시한 것이 도 4(b) 이다. 이 그래프는 노칭 부분의 염소 농도(307)가, TiN 에칭시의 염소 밀도(306)가 큰 상태에서 급격히 감소하고, 그 후에 Al 에칭시의 안정적인 염소 농도(308) 상태로 변화하는 것을 나타내고 있다. 이것은, 노칭 부분(302)에서 플라즈마 중의 염소 밀도가 과잉이기 때문에, 이상 형상이 발생하는 것을 나타내고 있다.
그래서, 이 에칭을 행하는 경우에 활성종 제어 재료(112)로서 Al을 사용하면, TiN(304) 에칭시에 벽면의 Al로 염소를 소비시킨 염소 래디컬 밀도(309)(도 4(b))의 상태로 할 수 있기 때문에, 에칭층이 Al로 변화해도 염소 래디컬의 급격한 변동을 억제할 수 있다. 이것을 도 21에 도시한다. 즉, 이종 재료 사이에서 활성종의 소비량이 다른 층으로 이행하는 경우, 과잉의 활성종이 체재하는 것이 원인이라고 생각되어진다. 따라서, 시료의 에칭에서의 활성종 소비가 적은 층을 에칭하는 경우, 활성종 제어 재료에 전압을 인가해서 에천트를 활성종 제어 재료로 소비함으로써, 시료에 입사하는 활성종의 량을 일정화하는 것을 가능하게 하고, 에칭제의 변동화를 감소시킬 수 있었다.
또한, 활성종 제어 재료에 마스크 재료와 동일한 재료를 사용함으로써, 에칭된 마스크 재료에서 발생하는 플라즈마 중의 산소, 탄소량의 변화를 작게 할 수 있기 때문에, 시간적으로도 안정된 측벽 보호막을 형성할 수 있고, 언더컷트 부분(310)(도 4(a))이 없는 에칭 형상을 얻을 수 있다.
본 발명은 그 밖의 적층 구조에도 적용 가능하고, 구체적으로는, 레지스트 폴리실리콘 적층 구조, SiO2-Si3N4구조, Al-W-Al 구조, TiN-AlCu-TiN-Ti 구조, TiN-Cu-TiN 구조, SiO2마스크-Pt 구조, 폴리실리콘-SiO2구조등이 있고, 그 경우에는, 활성종 제어 재료로서, 폴리실리콘, Si3N4, W, Al, Cu, Pt, SiO2를 사용하면 되는 것이 확인되었다. 또한, 활성종 제어 재료로서, 피(被)시료 재료와 동일한 재료를 포함하는 것을 사용하면 본 발명의 효과는 확실하지만, 에천트와의 반응 속도가 피처리 재료와 동일한 속도로 진행하는 별도의 재료를 적용해도 효과는 있다.
이 때, 이종 재료 사이에서의 에칭제의 변동률은 에칭 표면과 활성종 제어 재료와의 면적비 정도이다. 에칭을 행하는 경우의 처리 시료의 표면은 마스크 부분과 피처리 재료 부분으로 이루어지지만, 활성종 제어 재료의 플라즈마 경계 부분의 면적을, 이 중 작은 부분의 면적보다도 크게 함으로써, 활성종의 변화율을 억제하는 것이 가능하였다.
(제4 실시예)
활성종 제어 재료에 전압을 인가하는 방법 및 기구의 실시예에 대하여 설명한다. 활성종 제어 재료에 고주파를 인가하는 경우, 그 면적이 플라즈마 전위를결정하고 있는 부분의 면적과 같은 정도가 되면, 도 6에 도시한 바와 같이 플라즈마 전위(602)가 인가 전압(601)에 추종하여 변동하는 현상이 일어난다. 이 플라즈마 전위(602)의 추종 현상이 일어나면, 플라즈마-활성종 제어 재료 사이의 시스 전압은 603과 같아지고, 그 직류 성분인 자기 바이어스 전압(604)이 인가되지 않기 때문에 시료(106)나 활성종 제어 재료(112)에의 이온 입사 에너지의 제어를 할 수 있기 때문에, 이것을 회피하는 방법이 필요하다. 이 방법의 방침으로서는, 플라즈마 전위를 결정하고 있는 부분의 면적에 대해서, 전압 인가하는 활성종 제어 재료의 면적을 작게 하던지, 인가하는 주파수를 높여서 1주기로 유입하는 이온의 량을 적게 하던지, 블로킹 컨덴서(118)의 용량을 크게 하는 방법이 효과적이다. 본 목적을 위해서는, 활성종 제어 재료(112)를 복수의 상호 절연된 블럭으로 분할하는 방법이 좋다. 이 방법으로, 전압 인가시의 플라즈마로부터 입사하는 이온 전류의 총량이 적어지기 때문에, 플라즈마 전위의 추종 현상을 회피하는데 효과가 있다.
또한, 효과적인 예를 도 8에 도시한다. 도 8은 활성종 제어 재료를 절연체(111)에 의해 상호 절연된 3개의 블럭(802, 803, 804)으로 분할하고, 릴레이 회로(801)를 내장한 전압 인가 회로의 동작의 개략도이다. 이 릴레이 회로(801)에 의해 전압 인가되어 있는 블럭 부분과 플라즈마 전위를 결정하는 (이 경우는 접지 전위) 부분과의 면적비를 더욱 작게 할 수 있다. 이 때, 소면적의 활성종 제어 재료를 복수개 나열하는 방법도 동일한 효과를 얻을 수 있다.
3분할된 활성종 제어 재료에 도 7에 도시한 바와 같은 타이밍으로 고주파 전압을 인가하는 경우의 릴레이 회로(801)의 동작을, 도 8(a)의 시각 1, 도 8(b)의시각2를 이용해서 설명한다. 우선, 시각 1에서는 블럭(a802)이 고주파 전원(119)에 접속되고, 다른 블럭은 접지되어 있다. 다음에 시각2에서는, 블럭(b803)이 고주파전원(119)에 접속되고, 다른 블럭은 접지된 상태로 이행하는 것이 표시되어 있다. 마찬가지로 시각3에서는 블럭(c804)이 고주파 전원(119)에 접속되고, 그 외는 접지된 상태로 이행한다. 이와 같이 복수 블럭에 순차 전압을 인가하고, 전압 인가되어 있는 것 외의 블럭은 접지되는 방법으로 플라즈마 전위의 변동을 효율적으로 막을 수 있다. 또, 여기서는 3개로 분할하였지만, 2개 이상이면 동일한 효과를 얻을 수 있다.
그러나, 도 8의 방법은 부착물을 제거한 만큼의 효과를 기대할 정도라면 좋지만, 활성종 제어의 관점에서 생각하면, 면적이 작아지면 제어 효율은 저하하는 것을 생각할 수 있다. 그래서, 도 9(a)에 도시된 바와 같이, 고주파 전원(119)을 대신해서 복위상 고주파 전원 회로(901)를 접속하고, 3개의 블럭으로 분할한 블럭(a802), 블럭(b803), 블럭(c804)에 각각 위상이 다른 고주파를 동시에 인가[블럭(a802)에는 초기 위상이 0도인 정현파(902), 블럭(b803)에는 초기 위상이 120도인 정현파(903), 블럭(c804)에는 초기 위상이 240도인 정현파(904)]함으로써, 도 9(b)에 도시한 바와 같은 플라즈마 전위(602)의 시간적 평탄화를 행할 수 있다. 또한, 동시에 복수매의 블럭으로 전압을 인가할 수 있기 때문에, 활성종 제어 효율은 도 8의 방법으로 향상하고, 부착물 제거의 효율의 향상에도 이어진다. 또한, 이 방법을 실시하기 위해서는 상호 위상이 다른 복수의 고주파 전원을 이용해도 좋다. 이러한 활성종 제어 재료에의 입사 이온의 에너지 제어를 행하기 위해서는,분할한 블럭에 다른 주파수를 인가해도 동일한 효과를 얻을 수 있다.
(제5 실시예)
활성종 제어 재료에 온도 제어 기구를 설치하는 경우의 실시예에 대하여 도 1을 이용해서 설명하겠다. 본 발명에서의 활성종 제어에는, 화학반응 진행하의 온도에 의한 안정 생성물의 차이를 이용하는 방법과 활성종 제어 재료의 거시적인 온도를 제어하는 방법이 있고, 양자 모두 효과가 있다. 장치 가동중에 활성종 제어 재료(112)의 온도를, 플라즈마로부터의 가열과 상관없이 일정하게 유지함으로써, 활성종 제어 재료(112)로부터의 산소, 물, 수소 등의 이탈물이나 화학 반응 생성 효율을 항상 일정하게 할 수 있다. 활성종 제어 재료의 온도를 일정하게 유지하는 수단의 실시예에는, 가열 수단으로서는 히터(116), 냉각 수단으로서는 냉각관(117), 온도 검지 수단으로서는 온도 모니터(114)로 구성되고, 온도 모니터(114)의 측정 결과를 기초로 히터(116)나 냉각관(117)의 온도를 조절하는 온도 제어 회로(121)로 구성된다. 이 경우, 가열 수단에는 적외선 램프등의 수단, 냉각 수단에는 액체 질소나 물, 기름을 이용해도 좋다.
(제6 실시예)
플라즈마 중의 활성종의 량이나, 활성종 제어 재료(112)에의 퇴적량을 검지하고, 플라즈마 상태나 시료 처리 상태에 따라서, 활성종 제어 재료에 인가하는 전압 및 주파수를 제어하는 기구에 관한 실시예에 대하여 설명한다. 도면 중 111은 절연체, 114는 반응실을 나타낸다. 우선, 활성종 제어 재료의 부착량이나, 스퍼터량을 검지하는 수단을 구비한 실시예를 도 10에 도시한다. 스퍼터량 검지 수단으로서는, 수정 진동자막 두께계 프로브(1001)의 일부에, 활성종 제어 재료를 구성하는 물질(1003)을 증착시키고, 그 일부를 블로킹 컨덴서(118)를 통해 고주파 전원(119)에 접속하고, 활성종 제어 재료(112)와 동일한 전압을 인가할 수 있는 구조로 한다. 그리고, 장치 가동중에 부착, 혹은 제거량을 수정의 진동수의 변화로 취해지고, 피드백 회로(1002)에서 진동수의 변화에 따른 량을 전압 인가 회로(115)에 귀환시킴으로써 활성종 제어 재료(112)에 인가하는 전압, 및 주파수를 제어하여 적절한 제거량이 되도록 조정함으로써, 활성종 제어 재료(112)의 수명을 연장할 수 있고, 시시각각 변화해가는 플라즈마의 조건에도 대응할 수 있다.
또한, 플라즈마 중의 활성종의 량의 변화를 검지하는 수단으로서, 도 1의 발광 분광(120)을 설치하고, 이 검지 결과의 증감을 기초로 활성종 제어 재료에의 인가 전압을 제어하는 전기 회로를 설치함으로써, 플라즈마 중의 활성종을 리얼 타임으로 항상 일정한 상태로 유지할 수 있다.
또한, 도 17에 시료 처리 시간에 의해 인가하는 고주파의 전압 및 주파수 제어 기구를 도시한다. 시간 제어를 행하기 위해서 시간 제어용 컴퓨터(1701)에 부가하여 제어용 프로그램을 준비하고, 그 프로그래밍된 타임 시퀀스에 기초하여, 활성종 제어 재료(112)에 인가하는 전압이나, 주파수를 시간적으로 변화시킨다. 제어용 컴퓨터(1701)로부터의 전압치, 주파수에 대응하는 디지털 신호는, D/A 컨버터(1702)에 의해 이들 아날로그 전압으로 변환되고, 전압 인가 회로(115)로 입력되어, 활성종 제어 재료(112)에 인가하는 전압, 및 주파수를 변화시킨다. 이 방법은 반응실에 부가하는 기구가 적고, 반응실 외부에서 임의의 시간 제어를 행할수 있다. 즉, 시료 처리에 따르는 에칭 속도나 피처리 재료의 막두께가 이미 알려져 있으면, 그것에 따른 처리 시간에 따르는 전압치, 주파수치를 프로그램에 의해 자유롭게 설정할 수 있고, 또한 비교적 저비용으로 실현할 수 있다고 하는 이점이 있다. 이상과 같은 실시예를 실현하기 위해서는, 외부로부터의 입력 전압 등에 의해 활성종 제어 재료(112)에의 인가하는 전압치나 주파수를 변화시킬 수 있는 기능을 전압 인가 기구(115)가 구비하는 것이 필요하다.
(제7 실시예)
활성종 제어 재료에 인가하는 직류 성분(자기 바이어스 전압)의 전압을 -20V 이하로 하는 실시예를 설명한다. 우선, 양의 전하를 갖는 이온을 가속하기 위해서는, 적어도 음의 바이어스, 즉, 0V 이하의 전압을 인가할 필요가 있다. 이 때, 이온 어시스트 반응에 의한 화학 반응 영역은 입사하는 이온의 레인지에 거의 비례하고 있다고 추측된다. 예를 들면, 1000eV 이하의 에너지 E(eV)를 갖는 Ar 이온의 레인지 R(Å)는
R = 0.08×E
의 관계가 있는 것이 알려져 있다. 이 때, 반응 영역내에 반응에 참가하는 분자가 적어도 하나는 존재하는 것이 필요하다. 상정되는 활성종 기구의 재료중에서, 원자간 거리가 작은 석영의 Si-O 결합이 1.62Å이기 때문에, 활성종 변환을 행하는 경우에는, 이온 에너지가 적어도 20 eV는 필요하다. 따라서, 활성종 제어 재료에 인가하는 전압을 -20V 이하로 함으로써, 활성종 제어를 효율적으로 진행시킬 수 있다.
(제8 실시예)
활성종 제어 재료에 인가하는 직류 성분(자기 바이어스 전압)의 전압을 -50V이상으로 하는 실시예를 설명한다. 도 5는 ECR 플라즈마 장치를 이용해서, C4F8가스 플라즈마 중에 Al 시료를 설치하고, 800kHz의 교류 전압을 인가한 경우의 Al 표면의 부착물의 두께를 단차계에 의해 측정한 결과이다. 이 결과에서 1. 5mTorr에서 μ파 전력 200W의 조건이면, 시스 전압의 직류 성분인 자기 바이어스 전압이 -45V에서 퇴적물이 부착하지 않고, 또한 밑바탕의 Al도 에칭되지 않는 표면을 얻을 수 있는 것을 알 수 있다. 이 측정은 측정에 이용한 Al 시료의 표면 거칠기의 오차를 고려하면 인가 전압을 -50V 이상으로 함으로써 활성종 제어 재료가 에칭되지 않는 조건이 존재하는 것을 생각할 수 있다.
또한, 이러한 전압은 부착한 활성종 고유의 스퍼터 임계치 전압과, 플라즈마 중에서 활성종 제어 재료에 입사하는 활성종의 량과 플라즈마의 밀도에 의해서 변화하기 때문에, 상기한 스퍼터량 검지 수단을 이용해서 조정하는 것도 생각할 수 있다.
따라서, 인가 전압이 0V 내지 -50V 사이에, 카본계의 부착물만을 스퍼터할 수 있는 전압이 존재하고, 이 전압으로, 시료 처리중에 인가함으로써, 활성종 제어의 효과와 동시에, 플라즈마 경계면에의 퇴적물을 제거할 수 있기 때문에, 산소 클리닝의 단축화, 생략할 수 있고, 토탈 스루풋의 향상으로 이어진다. 이 때, 시료 처리 시간과 활성종 제어 재료에의 전압 인가 시간을 상이한 타이밍으로 행하는 것도 생각할 수 있다. 또한, 상기의 장치로 클리닝 가스(산소, 아르곤 등)를 도입함으로써, 상기 동일한 수법으로 플라즈마 경계면의 클리닝도 가능하다.
(제9 실시예)
자장을 사용한 UHF파 플라즈마 에칭 장치에서의 실리콘 산화막 에칭을 예로 하여, 본 발명에 의한 가스의 유효한 사용 방법을 도 11을 이용해서 설명한다. 본 실시예에서는, 탄소를 함유하지 않은 가스로서 ClF3을 사용한다. 불활성 가스로서 Ne, Ar, Kr, Xe를 혼합하였다. 불소를 함유하는 가스는, SF6, NF3은 지구 온난화 계수가 높고 또 라이프 타임도 길어서, 바람직하지 않지만, 극히 소량의 소비량으로 해결할 수 있는 이점이 있지만, ClF3도 동일한 효과가 있었다.
본 실시예에서는, UHF파 방사 안테나(71)를 웨이퍼에 대향하는 형태로 되어 있고, 그 재질은 파이로리틱그래파이트판을 사용하였다. 상기 파이로리틱그래파이트판은 SiC 이외에 유기 수지막, SiCN, 다이아몬드판, Al4C3, 탄화 붕소 등의 탄소 함유 재료이면 된다는 것을 알 수 있었다. 또한 이들 탄화물을 표면에 형성한 구조에서도 효과가 있었다. UHF파 방사 안테나(71)에 외부에 low-path filter를 설치해서 RF 전원을 설치하면, 대향 전극 구조가 되어 생성 입자가 효율적으로 시료에 입사하고, 활성종 제어의 효과를 증가할 수 있었다.
토탈 가스 유량은 50 ∼ 500sccm로 설정하고, SF6은 1 ∼ 10sccm으로 변화시켰다. 방전 압력은 0.5 ∼ 5Pa로 설정하였다. UHF파는, 플라즈마 방전용 UHF파전원(74)으로부터 동축 케이블(79)을 타고, 방사 안테나(71)로 투입되어, 플라즈마를 생성시킨다. 하부의 웨이퍼 전극(107)에는 플라즈마 중의 이온을 가속하는 rf 전력(110)을 투입하였다. 상부와 하부 전극의 간격은 10 ∼ 200mm로 설정하고, 활성종 제어 재료(112)인 파이로리틱그래파이트판에, rf 전력(119)을 인가할 수 있는 기구를 설치하였다. 또, 도면중의 부호(78)는 마그네트이다. 벽면의 재료에는 탄소를 함유하는 물질로서 표면 처리한 SiC를 이용하였다. 이 SiC에 전력을 투입하면 해당 플라즈마로 이 SiC가 에칭된다.
웨이퍼는 마찬가지로 피에칭막으로서 실리콘 산화막이 형성되어 있고, 그 에칭의 마스크는 포토레지스트에 의해서 행하였다. 리소그래피에 의해 이 포토레지스트에 미세한 패턴을 형성한 것을 사용하였다. 또한 산화막에 기초층으로서 실리콘 질화막과 실리콘막을 이용하였다.
상부 전극의 파이로리틱그래파이트판의 에칭 속도가 50nm/min 내지 600nm/min이 되는 조건으로 산화막을 에칭하면, 산화막의 에칭 속도가 400nm/min 내지 1400nm/min까지 변화하여, 레지스트막의 에칭 속도는 600nm/min 내지 60nm/min까지 변화하였다. 즉 SiC 벽면 전극의 에칭 속도에 따라, 레지스트의 에칭 속도를 조절할 수 있고, 선택비를 크게 할 수 있다. 실리콘막의 에칭 속도도 레지스트와 마찬가지로 변화하였다. 실리콘 질화막의 에칭을 가장 선택적으로 에칭하기 위해서는 SiC 벽면 전극의 에칭 속도를 크게 할 필요가 있었다.
이 상태에서 상하 전극과 벽면 전극의 온도의 효과를 각 온도를 -60℃에서 250℃까지 변화시켜서 그 에칭에 대한 효과를 조사하였다. 그 결과, 웨이퍼 전극의 온도는, 가능한 한 높게 설정하는 편이 실리콘 산화막을 실리콘 질화막에 대해서 선택적으로 에칭할 수 있는 것을 알 수 있었다. 특히 바람직한 온도는 0℃이상이었다. 상부 전극의 온도는 그 전극 표면의 에칭 속도를 결정하는 인자중 하나였다. 따라서 온도를 극력 일정하게 유지할 필요가 있다. 덧붙여서, 온도는 높은 경우일수록 에칭의 속도가 높고, 온도를 낮게 설정하면 상부 전극에 의한 활성종의 변환 반응의 효율이 저하한다. 따라서 상기 온도 범위에서 소정의 에칭 속도를 설정하여 사용할 수 있다. 벽면의 전극에 대하여는 온도가 낮으면 물질의 퇴적이 일어나기 쉽지만, 상부의 전극과 같이 전극 표면의 에칭 속도를 결정하는 인자중 하나였다. 따라서 온도를 극력 일정하게 유지할 필요가 있다. 덧붙여서, 온도는 높은 경우일수록 에칭의 속도가 높고, 온도를 낮게 설정하면 상부 전극에 의한 활성종의 변환반응의 효율이 저하한다. 따라서 상기 온도 범위에서 소정의 에칭 속도를 설정하여 사용할 수 있었다. 즉 본 실시예로부터, 탄소를 포함하지 않은 가스로서 ClF3을 사용한 경우에, 플라즈마에 접촉하는 고체 표면에 탄소를 함유시켜 이 고체의 에칭반응을 생성시키고, 그 고체의 온도를 -60℃에서 250℃까지 제어함으로써, 실리콘 산화막을 고속의 에칭 속도로 에칭할 수 있는 것을 분명히 할 수 있고, 본 발명의 유효성을 확인할 수 있었다.
(제10 실시예)
도 14는 플라즈마 발생 장치로서 표면파 여기형 플라즈마를 이용한 본 발명의 실시예이다. 도파관(1402)으로부터의 전자파가 유전체(1401)를 통해 플라즈마에너지를 공급하여 플라즈마를 발생시킨다. 그 밖의 기구와 효과는, 플라즈마 생성 기구로서 ECR 형을 이용한 경우와 동일하다.
(제 11실시예)
활성종 제어 재료의 재료로서 탄소를 사용하고, 본 발명을 적용해서 SAC 가공을 행한 경우의 실시예를 설명한다. 도 16(a)는 SAC 가공을 행하기 전의 시료의 구조이다. 실리콘 기판(1505)상에 폴리실리콘으로 이루어진 게이트 전극(1504)이 형성되어 있다. SAC 가공은 질화막(1503)을 스토퍼층으로서 이용하여, 산화막(1502)을 에칭하고, 컨택트홀을 형성하는 산화막 가공이고, 256M 이후의 DRAM의 컨택트홀 형성시에 유망한 방법이다. 또, 1501은 레지스트이다. 활성종 제어의 개념이 없고, 또는 그 기구가 독립 제어가 가능하지 않았던 종래의 방법, 예를 들면 유자장 마이크로파의 고밀도 플라즈마 에칭 장치를 이용하여, C4F85mTorr, 마이크로파 전력 1100W의 조건에서 에칭을 행하면, 도 16(b)에 도시한 바와 같이, 질화막의 모서리 부분이 깎임(1506)이 발생해 버리는 폴리실리콘 게이트(1504)의 절연을 유지할 수 없게 되는 불량과 도 16(c)에 도시한 바와 같은 컨택트홀의 홀 기저부에서 에칭 정지(1507)가 일어나는 트레이드오프가 발생하여, 양호한 선택 에칭의 프로세스 윈도우가 좁아졌다.
본 발명을 적용함으로써, 산화막의 에칭 반응에 중요한 퇴적막 조성을 선택에칭에 알맞은 것으로 할 수 있다. 즉, 플라즈마 중의 산화막, 질화막 모두 에칭해 버리는 불소를 저감하고, 선택 에칭에 알맞은 CF2로 변환할 수 있기 때문에, 질화막 상에서는 퇴적물이 잔류해서 모서리 깎임을 억제하고, 산화막 상에서는 에칭이 진행하는 양호한 표면 반응을 촉진할 수 있다. 따라서, 본 방법을 이용해서 SAC 가공을 행한 경우, 도 16(d)와 같은 양호한 에칭 형상을 얻을 수 있다.
(제12 실시예)
평행 평판형 에칭 장치에서, 화합물내에 탄소를 함유하지 않은 가스를 도입해서 실리콘 산화막을 에칭하는 실시예에 대하여, 도 20을 이용하여 설명한다. 본 실시예에서는, 웨이퍼(106)에 대향하는 전극(1202)은 파이로리틱그패파이트판을 사용하였다. 탄소를 함유하지 않은 가스의 일례로서, 방전 가스는 Ar와 SF6의 혼합 가스를 이용하였다. 이 혼합 가스는 상기 파이로리틱그래파이트판의 가스 도입 홀을 통해서 상부로부터 공급하였다. 토탈 가스 유량은 100 ∼ 500sccm로 설정하고, SF6은 1 ∼ 10sccm로 변화시켰다. 방전의 압력은 1 ∼ 5Pa로 설정하였다. 상부 전극에는 rf 전력(1201)을 투입하여 플라즈마를 발생시킨다. 하부 전극(107)에는 플라즈마중의 이온을 가속하는 rf 전력(110)을 투입하였다. 또한 상부와 하부 전극의 간격은 5 내지 50mm까지 변화시켰다.
웨이퍼는 레지스트, 실리콘 산화막, 실리콘막, 실리콘 질화막이 형성된 것을 이용하였다. 여기서는, 포토레지스트를 마스크로 하여, 실리콘 산화막을 에칭하였다.
상부 전극의 파이로리틱그래파이트판의 에칭 속도를 100nm/min에서 1000nm/min까지 변화시키면, 이것에 따라 산화막의 에칭 속도가 500nm/min에서2000nm/min까지 변화하고, 레지스트막의 에칭 속도는 800nm/min에서 90nm/min까지 변화하였다. 파이로리틱그래파이트판의 에칭 속도에 의해서 레지스트의 에칭 속도를 조절할 수 있고, 선택비를 크게 유지하는 것이 가능하였다. 실리콘막의 에칭 속도도 레지스트와 마찬가지로 변화하였다. 따라서, 실리콘 산화막의 에칭을 가장 선택적으로 에칭하기 위해서는, 파이로리틱그래파이트판의 에칭 속도를 100nm/min 이상 크게 할 필요가 있는 것을 알 수 있었다. 즉 본 실시예로부터, 탄소를 포함하지 않은 가스에 의해 실리콘 산화막을 고속의 에칭 속도로 에칭할 수 있어, 본 발명의 유효성을 확인할 수 있었다.
(제13 실시예)
본 실시예에서는, 제12 실시예와 같은 평행 평판형의 플라즈마 처리 장치에, 플라즈마 처리실의 벽면 근방에 제3 전극(112)을 설치한 장치를 이용해서 에칭하는 예를 도 12를 이용해서 설명한다. 제3 전극으로서, 표면 처리한 SiC(112)를 이용하고, 이 SiC에 전력(119)을 투입하면 그 플라즈마로 이 SiC가 에칭된다. 또한, SiC(112)은 히터(116) 및 냉각관(117)에 의해서 온도 조절되고 있다. 그 이외는 제12 실시예와 동일하다.
상부 전극(1202)의 파이로리틱그래파이트판의 에칭 속도가 100nm/min 내지 400nm/min이 되는 조건에서, SiC(112)에 전력(119)을 투입하고, 이 SiC 벽면 전극의 에칭 속도에 의한 웨이퍼상의 레지스트, 실리콘 산화막, 실리콘막, 실리콘 질화막의 에칭 속도의 변화를 측정하였다. 그 결과, SiC 전극의 에칭 속도가 커짐에 따라서, 산화막의 에칭 속도가 500nm/min에서 1500nm/min까지 변화하고, 레지스트막의 에칭 속도는 300nm/min에서 60nm/min까지 변화하였다. 즉 SiC 벽면 전극의 에칭 속도에 의해서, 레지스트의 에칭 속도를 조절할 수 있고, 선택비를 크게 유지할 수 있었다. 실리콘막의 에칭 속도도 레지스트와 마찬가지로 변화하였다. 실리콘 질화막의 에칭을 가장 선택적으로 에칭하기 위해서는, SiC 벽면 전극의 에칭 속도를 크게 할 필요가 있는 것을 알 수 있었다. 즉, 본 실시예로부터 탄소를 함유하지 않은 가스의 플라즈마를 사용한 경우에, 플라즈마에 접촉하는 고체 표면에 탄소를 함유시켜 이 고체의 에칭 반응을 생성시킴으로써, 실리콘 산화막을 고속의 에칭 속도로 에칭할 수 있는 것을 분명히 할 수 있어, 본 발명의 유효성을 확인할 수 있었다.
플라즈마 처리실의 벽면에의 전력의 인가에 대하여는, 몇개의 유효한 수단이 있었다. 그 하나는 벽면을 몇개인가로 분할하여, 상이한 바이어스 전력에 의해 동작시키는 방법이었다. 또한, 두번째로는 웨이퍼의 바이어스 전력 전원을 웨이퍼와 벽면에 전력의 위상 등을 변환하여 공유해도 효과가 있었다.
상하의 전극 간격이 30mm 이하의 극히 좁은 상황에서도 벽면의 바이어스 인가 방법은 효과가 있었다.
그 벽면 전극의 에칭 속도를 고정밀도로 제어하기 위해서는, 벽면의 바이어스 전력의 파형과 주파수에 대하여도 제어할 필요가 있고, 이온 에너지 분포를 작고 균일하게 에칭할 수 있도록 설정할 수 있다.
(제14 실시예)
자장을 사용한 평행 평판형 에칭 장치에서의 실리콘 산화막 에칭에 대하여도 19에 의해 설명한다. 본 실시예에서는 웨이퍼(106)에 대향하는 전극(1202)은 파이로리틱그래파이트판을 사용하였다. 방전 가스는 Ar과 SF6의 혼합 가스를 이용하였다. 이 혼합 가스는 상기 파이로리틱그래파이트판의 가스 도입 홀을 통해서 상부로부터 공급하였다. 토탈 가스 유량은 20 ∼ 500sccm로 설정하고, SF6은 1 ∼ 10sccm로 변화시켰다. 방전 압력은 0.1 ∼ 5Pa로 설정하였다. 상부와 하부의 전극의 간격은 10 ∼ 200mm로 설정하였다. 벽면 근방에, 표면 처리한 SiC(112)를 이용하였다. 이 SiC에 전력을 투입하면 상기 플라즈마로 이 SiC가 에칭된다. 그 이외에는 제12 실시예와 동일하다.
상부 전극의 파이로리틱그래파이트판의 에칭 속도가 50nm/min 내지600nm/min이 되는 조건에서, SiC에 전력을 투입하고, 이 SiC 전극의 에칭 속도에 의한 웨이퍼상의 레지스트, 실리콘 산화막, 실리콘막, 실리콘 질화막의 에칭 속도의 변화를 측정하였다. 그 결과, SiC 벽면 전극의 에칭 속도가 커짐에 따라서, 산화막의 에칭 속도가 400nm/min에서 1600nm/min까지 변화하고, 레지스트막의 에칭 속도는 500nm/min에서 60nm/min까지 변화하였다. 즉 SiC 벽면 전극의 에칭 속도에 의해서, 레지스트의 에칭 속도를 조절할 수 있고, 선택비를 크게 유지하는 것이 가능하였다. 실리콘막의 에칭 속도도 레지스트와 마찬가지로 변화하였다. 실리콘 질화막의 에칭을 가장 선택적으로 에칭하기 위해서는, SiC 벽면 전극의 에칭 속도를 크게 할 필요가 있는 것을 알 수 있었다. 즉 본 실시예에서, 탄소를 포함하지 않은 가스의 플라즈마를 사용한 경우에, 플라즈마에 접촉하는 고체 표면에 탄소를 함유시켜 이 고체의 에칭 반응을 생성시킴으로써, 실리콘 산화막을 고속의 에칭 속도로 에칭할 수 있는 것을 분명히 할 수 있어, 본 발명의 유효성을 확인할 수 있었다.
플라즈마 처리실의 벽면에의 전력의 인가에 대하여는, 제2 실시예와 같이 몇개의 유효한 수단이 있었다. 그중 하나는, 벽면을 몇개인가로 분할하고, 상이한 바이어스 전력에 의해 동작시키는 방법이었다. 또한, 두번째로는 웨이퍼의 바이어스 전력 전원을 웨이퍼와 벽면에 전력의 위상 등을 대신해서 공유해도 효과가 있었다. 상하의 전극 간격이 30mm 이하의 극히 좁은 상황에서도 벽면의 바이어스 인가 방법은 효과가 있었지만, 특히 전극 간격이 30mm을 초과한 조건에서 유효하였다.
(제15 실시예)
본 실시예는, 제14 실시예에 또한 온도 조절 기구(48)를 설치하고, 전극의 온도를 제어하면서 에칭하는 방법에 대하여, 도 15를 이용하여 설명한다.
상하의 전극과 벽면의 전극의 온도의 효과를 각 온도를 -60℃에서 250℃까지 변화시켜서 그 에칭에 대한 효과를 조사하였다. 그 결과, 웨이퍼 전극의 온도는, 가능한 한 높게 설정하는 편이 실리콘 산화막을 실리콘 질화막에 대해서 선택적으로 에칭할 수 있는 것을 알 수 있었다. 특히 바람직한 온도는 0℃이상이었다. 상부 전극의 온도는 그 전극 표면의 에칭 속도를 결정하는 인자의 하나였다. 따라서 온도를 극력 일정하게 유지할 필요가 있다. 덧붙여서, 온도는 높은 경우일수록 에칭의 속도가 높고, 온도를 낮게 설정하면 상부 전극에 의한 활성종의 변환 반응의 효율이 저하한다. 따라서 상기 온도 범위에서 소정의 에칭 속도를 설정하여 사용할 수 있다. 벽면의 전극에 대하여는, 온도가 낮으면 물질의 퇴적이 일어나기 쉽지만, 상부의 전극과 마찬가지로, 전극 표면의 에칭 속도를 결정하는 인자의 하나였다. 따라서 온도를 극력 일정하게 유지할 필요가 있다. 덧붙여서, 온도는 높은 경우일수록 에칭의 속도가 높고, 온도를 낮게 설정하면 상부 전극에 의한 활성종의 변환 반응의 효율이 저하한다. 따라서 상기 온도 범위에서 소정의 에칭 속도를 설정하여 사용할 수 있었다. 즉 본 실시예에서, 탄소를 포함하지 않은 가스의 플라즈마를 사용한 경우에, 플라즈마에 접촉하는 고체 표면에 탄소를 함유시켜 이 고체의 에칭 반응을 생성시키고, 그 고체의 온도를 -60℃에서 250℃까지 제어함으로써, 실리콘 산화막을 고속의 에칭 속도로 에칭할 수 있는 것을 분명히 할 수 있는 것이 확인되었다.
(제16 실시예)
본 발명에 의한 유도 결합형의 rf파 방전 에칭 장치에서의 실리콘 산화막 에칭을 도 13에 의해 설명한다. 웨이퍼(106)는 바이어스용 고주파 인가 하부 전극을 겸한 웨이퍼 테이블(107)상에 설치되고, 웨이퍼 테이블(107)은 바이어스용 고주파 전원(110)에 접속되어 있다. 본 실시예에서는 제12 실시예 내지 제15 실시예와는 달리, 웨이퍼에 대향하는 전극은 설치되지 않고, 절연창(51)이 배치된다. 벽면 근방에 활성종 제어 재료(112)로서 SiC를 사용하였다. 이 SiC에는 바이어스 인가 전원(119)이 접속되어 있다. 제14 실시예와 같이, 전체 가스 유량을 20 ∼ 500sccm로 설정하고, SF6은 1 ∼ 10sccm로 변화시켰다. 방전 압력은 0.3 ∼ 5Pa로 설정하였다. rf 전력은 플라즈마 방전용 고주파 전원(54)으로부터 플라즈마 처리실의 방전부로 코일상에 형성한 안테나에 통전하고, 알루미나나 석영에 의해서 만든 방전창판(58) 혹은 방전관 중에 플라즈마를 생성하였다.
그 이외의 조건은, 제14 실시예와 동일하다. 그 결과, 제4 실시예와 마찬가지로, SiC 벽면 전극의 에칭 속도에 의해서, 레지스트의 에칭 속도를 조절할 수 있어, 선택비를 크게 유지하는 것이 가능하였다. 실리콘막의 에칭 속도도 레지스트와 같이 변화하였다. 실리콘 질화막의 에칭을 가장 선택적으로 에칭하기 위해서는, SiC 벽면 전극의 에칭 속도를 크게 할 필요가 있는 것을 알 수 있었다.
또한, 제15 실시예와 같이, 웨이퍼 전극의 온도는, 가능한 한 높게 설정하는 편이 실리콘 산화막을 실리콘 질화막에 대해서 선택적으로 에칭할 수 있는 것을 알 수 있었다.
(제17 실시예)
본 발명에 의한 자장을 사용하지 않은 UHF파 플라즈마 에칭 장치에서의 실리콘 산화막 에칭을 도 11에 의해 설명한다. 본 실시예에서는 웨이퍼에 대향하는 전극(71)은 파이로리틱그래파이트판을 사용하였다.
도입 가스를 SF6과 Ar의 혼합 가스로서, 전체 가스 유량은 50 ∼ 500sccm로 설정하고, SF6은 1 ∼ 10sccm로 변화시켰다. 방전 압력은 0.5 ∼ 5Pa로 설정하였다. 상부와 하부 전극의 간격은 10 ∼ 200mm로 설정하였다. 플라즈마 처리실의 벽면 근방에 활성종 제어 기구로서, 표면 처리한 SiC(76)을 이용하였다. 이 SiC에 전력을 투입하면 상기 플라즈마로 이 SiC가 에칭된다.
웨이퍼는 기판상에 실리콘 질화막, 실리콘막, 실리콘 산화막, 포토레지스트가 형성된 것을 사용하였다.
상부 전극의 파이로리틱그래파이트판의 에칭 속도가 50nm/min 내지 600nm/min 이 되는 조건에서, 산화막의 에칭 속도가 400nm/min에서 1400nm/min까지 변화하고, 레지스트막의 에칭 속도는 600nm/min에서부터 60nm/min까지 변화하였다. 즉 SiC 벽면 전극의 에칭 속도에 의해, 레지스트의 에칭 속도를 조절할 수 있고, 선택비를 크게 한다. 실리콘막의 에칭 속도도 레지스트와 같이 변화하였다. 실리콘 질화막의 에칭을 가장 선택적으로 에칭하기 위해서는, SiC 벽면 전극의 에칭 속도를 크게 할 필요가 있었다.
또한, 제15 실시예와 같이, 웨이퍼 전극의 온도는 가능한 한 높게 설정하는 편이 실리콘 산화막을 실리콘 질화막에 대해서 선택적으로 에칭할 수 있는 것을 알 수 있었다.
(제18 실시예)
자장을 사용한 UHF파 플라즈마 에칭 장치에서의 실리콘 산화막 에칭을 예로 하여, 도 11을 이용하여 본 발명에 의한 가스의 유효인 사용 방법에 대하여 설명한다. 본 실시예에서는, 탄소를 함유하지 않은 가스로서 ClF3을 사용한다. 불활성 가스로서 Ne, Ar, Kr, Xe를 혼합하였다. 불소를 함유한 가스와 마찬가지로, ClF3은 지구 온난화 계수가 높고 또 라이프 타임도 길어서, 바람직하지는 않지만, 매우 소량의 소비량으로 해결할 수 있다는 이점이 있다. 그 밖의 조건은, 제17 실시예와동일하다.
그 결과, ClF3을 사용한 경우라도, 제17 실시예와 동일한 효과, 즉 활성종 제어 재료의 온도를 -60℃에서 250℃까지 제어하여, 실리콘 산화막을 고속의 에칭 속도로 에칭할 수 있는 효과를 얻을 수 있다.
(제19 실시예)
유도 결합형 고주파 방전의 플라즈마 에칭 장치에서 ClF3에 부가하고, 미량의 탄소를 함유하는 가스를 에칭 가스로서 사용하여, 실리콘 산화막의 에칭을 행하였다.
본 실시예에서는, 유도 결합형이기 때문에 웨이퍼에 대향하는 전극은 설치되지 않지만, 벽면 근방의 전극(112)(도 13)에 SiC를 사용한 결과, 본 발명의 효과가 인정되었다. 그러나 실리콘 산화막의 에칭을 실리콘 질화막에 대해서 선택적으로 행하는 것이 상당히 곤란하다. 본 실시예는 이것을 보완하는 방법이다. 탄소를 함유하는 가스로서는, C 외에, H와 F와 Cl 중 어느 하나를 함유하는 가스를 사용하면 된다.
전체 가스 유량은 20 ∼ 500sccm로 설정하고, ClF3은 0 ∼ 10sccm로 변화시켰다. 미량의 첨가 가스로는, 클로로포름을 사용하였다. 그 도입량은 ClF3을 초과하지 않는 정도로 설정하였다. 방전 압력은 0.3 ∼ 5Pa로 설정하였다. rf 전력은 플라즈마 처리실의 방전부에 코일상에 형성한 안테나로 통전하고, 알루미나나 석영에 의해서 만든 방전창판 혹은 방전관 중에 플라즈마를 생성하였다. 웨이퍼 전극에는 플라즈마 중의 이온을 가속하는 rf 전력을 투입하였다.
웨이퍼는 기판상에 실리콘 질화막, 실리콘막, 실리콘 산화막, 포토레지스트가 형성된 것을 이용하였다.
SiC의 에칭 속도가 50nm/min 내지 600nm/min이 되는 조건으로 하면, 산화막의 에칭 속도는 400nm/min에서 1600nm/min까지 변화하고, 레지스트막의 에칭 속도는 500nm/min에서 60nm/min까지 변화하였다. 또한 실리콘 질화막의 에칭 속도는 40 ∼ 200nm/min이고, 클로로포름을 첨가함으로써, 선택비는 20%이상 향상하고, 소량의 가스 첨가의 효과가 큰 것이 분명하여 본 발명의 유효성을 더욱 살릴 수 있는 예였다. 즉 탄소를 함유하는 가스의 소량 첨가에 의해서, 레지스트의 에칭 속도를 조절할 수 있어 선택비가 커진다. 이 탄소를 함유하는 가스는 토탈 가스 유량의 1% 이하 바람직하게는 0.4 ∼ 0.8% 정도 흘리면 효과적이다. 즉, 본 실시예에서는 탄소를 함유하는 가스를 5sccm 이하 흘리면 상술한 효과가 있다. 실리콘막의 에칭 속도도 레지스트와 같이 변화하였다. 실리콘 질화막의 에칭을 매우 효과적으로 선택적으로 에칭할 수 있다.
이 상태에서 상하의 전극과 벽면의 전극의 온도의 효과를 각 온도를 -60℃ 내지 250℃까지 변화시켜 그 에칭에 대한 효과를 조사하였다. 그 결과, 웨이퍼 전극의 온도는 탄소 함유 가스의 첨가인 경우에는 탄소 함유 가스를 첨가하지 않은 경우와 비교하면, 실리콘 산화막을 실리콘 질화막에 대해서 선택적으로 에칭할 수 있는 온도가 약 10℃ 정도 낮아도 되는 것을 알 수 있었다. 특히 바람직한 온도는 -10℃ 이하였다. 상부 전극의 온도는 그 전극 표면의 에칭 속도를 결정하는 인자중 하나였다. 따라서 온도를 극력 일정하게 유지할 필요가 있다. 덧붙여서, 온도는 높은 경우만큼 에칭의 속도가 높고, 온도를 낮게 설정하면 상부 전극에 의한 활성종의 변환 반응의 효율이 저하한다. 따라서 상기 온도 범위에서 소정의 에칭 속도를 설정하여 사용할 수 있다. 벽면의 전극에 대하여는, 온도가 낮으면 물질의 퇴적이 일어나기 쉽지만, 상부의 전극과 같이, 전극 표면의 에칭 속도를 결정하는 인자 중 하나였다. 따라서 온도를 극히 일정하게 유지할 필요가 있다. 덧붙여서, 온도는 높은 경우일수록 에칭의 속도가 높고, 온도를 낮게 설정하면 상부 전극에 의한 활성종의 변환 반응의 효율이 저하한다. 따라서 상기 온도 범위에서 소정의 에칭 속도를 설정하여 사용할 수 있었다. 즉 본 실시예에서, 탄소를 포함하지 않은 가스로서 ClF3을 사용하고, 탄소를 함유하는 가스로서는 C의 이외에, H와 F와 Cl 중 어느 하나를 함유하는 가스를 첨가해서 사용한 경우에, 플라즈마에 접촉하는 고체 표면에 탄소를 함유시켜 이 고체의 에칭 반응을 생성시키고, 그 고체의 온도를 -60℃에서 240℃까지 제어함으로써, 실리콘 산화막을 고속의 에칭 속도로 고선택비로 에칭할 수 있는 것을 분명히 할 수 있어, 본 발명의 유효성을 확인할 수 있었다.
(제20 실시예)
유도 결합형 고주파 방전의 플라즈마 에칭 장치에서의 실리콘 산화막 에칭을 예로 하여, 본 발명에 의한 가스의 유효한 사용 방법에 대하여 설명한다. 본 실시예에서는, 에칭 가스로서 ClF3을 사용하지만, 덧붙여서, 산소를 함유하는 가스, 예로서는 O2를 사용한다. 동시에 제19 실시예와 같이 미량의 탄소를 함유하는 가스를 사용해도 좋다. 불활성 가스로서 Ne, Ar, Kr, Xe 중 어느 하나를 혼합하였다. 불소를 함유하는 가스로는, OF6, NF3, ClF3도 사용할 수 있다. 본 실시예의 중요한 점은 O2, CO, CO2, NO, NO2, H2O 등을 사용할 수 있다는 것이다.
본 실시예에서는, 벽면 근방의 전극으로서 파이로리틱그래파이트를 사용한 결과, 본 발명의 효과가 인정되었다. 그러나 실리콘 산화막의 에칭을 실리콘 질화막에 대해서 선택적으로 행하는 것이 상당히 곤란하다. 본 실시예는 이것을 보완하는 방법이다. 탄소를 함유하는 가스로서는, C 이외에, H와 F와 Cl 중 어느 하나를 함유하는 가스를 사용하면 좋다.
토탈 가스 유량은 20 ∼ 500sccm로 설정하고, ClF3은 1 ∼ 10sccm으로 변화시켰다. 미량의 첨가 가스로는, O2를 사용하였다. 그 도입량은 ClF3을 초과하지 않는 정도로 설정하였다. 방전의 압력은 0.3 ∼ 5Pa로 설정하였다. rf 전력은 플라즈마 처리실의 방전부로 코일상으로 형성한 안테나로 통전하고, 알루미나나 석영에 의해서 만든 방전창판 혹은 방전관 내에 플라즈마를 생성하였다. 웨이퍼 전극에는 플라즈마 중의 이온을 가속하는 rf 전력을 투입하였다. 본 실시예에서는, 지금까지의 예와는 달리, 이 에칭 반응의 결과로서, CO, CO2, C3O2, C5O2등의 탄소산화물 가스가 형성된다. 그 결과, 실리콘 산화막을 실리콘 질화막에 대해서 선택적으로 에칭하기 위해서는 극히 효과적이 되어, 본 발명의 유효성을 더욱 높일 수 있다.
웨이퍼는 기판상에 실리콘 질화막, 실리콘막, 실리콘 산화막, 포토레지스트가 형성된 것을 이용하였다.
상부 전극의 그래파이트의 에칭 속도가 50nm/min 내지 600nm/min 이 되는 조건에서, 산화막의 에칭 속도가 400nm/min에서 1600nm/min까지 변화하고, 레지스트막의 에칭 속도는 500nm/min에서 60nm/min까지 변화하였다. 또한 실리콘 질화막의 에칭 속도는 30 ∼ 150nm/min이고, 산소 첨가에 의해서 선택비는 15%이상 향상하고, 소량의 가스 첨가의 효과가 큰 것이 분명하여, 본 발명의 유효성을 더욱 살릴 수 있는 예였다. 즉 산소를 함유하는 가스의 소량 첨가에 의해서, 레지스트의 에칭 속도를 조절할 수 있어서, 선택비가 커진다. 실리콘막의 에칭 속도도 레지스트와 같이 변화하였다. 실리콘 질화막의 에칭을 매우 효과적으로 선택적으로 에칭할 수 있었다.
상술한 실시예에서는, 탄소를 함유하는 물질은 파이로리틱한 그래파이트, SiC를 이용하였지만, 그 밖에 유기 수지막, SiCN, 다이아몬드판, Al4C3, 탄화 붕소등의 탄소 함유 재료이면 된다. 또한 이들 탄화물을 표면에 형성한 구조라도 효과가 있었다.
또한, 상술한 실시예로는 탄소를 포함하지 않은 가스로서 Ar을 이용하였지만, 이밖에 불활성 가스 Ne, Kr, Xe라도 좋다.
또한, 상술한 실시예에서는, 불소를 함유하는 가스로서 SF6나 ClF3을 이용하였지만, 지구 온난화 계수가 높고 또 라이프 타임도 길어서 바람직하지는 않지만, 매우 소량의 소비량으로 해결할 수 있다는 이점이 있다. 이들 이외에는, F2, HF, XeF2, PF3, BF3, NF3, SiF4, 할로겐화물의 염화 불소 ClF, 브롬화 불소 BrF, BrF3, BrF5, 요드화불소 IF5이라도 좋다.
본 발명에 의해 이하의 효과를 얻을 수 있었다.
PFC, HFC 가스를 사용하지 않고, 에칭에 필요한 활성종을 생성하여 종래의 선택성을 유지하면서 실리콘 산화막의 에칭을 행하는 것이 가능해진다.
실리콘 산화막 프로세스에 있어서는, 플라즈마 중의 불소를 CF2변환하고, 활성종을 단일종화한 플라즈마를 사용함으로써, 실리콘 산화막 상에서는 반응 생성물이 휘발하여 에칭이 진행하지만, 실리콘 질화막 상에서는 잔류물 때문에 에칭이 정지하는 선택성 에칭이 가능하게 되고, 선택비 저하에 따른 질화막의 모서리 깎임의 문제 및 프로세스 마진의 확대화를 해결할 수 있다.
또한, 메탈 에칭시의 이종 재료 사이에서의 활성종의 변화를 일정하게 유지할 수 있어, 국소 형상 이상을 억제하는 것이 가능해진다.
플라즈마 경계면에의 부착물을 제거할 수 있기 때문에, 경시 변화를 억제할 수 있고, 고 스루풋으로 장기적으로 안정적이고 양호한 에칭 특성을 얻을 수 있다.

Claims (32)

  1. 기판(1505) 주면 상에 게이트 전극(1504), 상기 게이트 전극을 덮는 질화막(1503), 상기 질화막을 덮는 산화막(1502)을 각각 형성하여 반도체 기판을 준비하고, 그 표면에 레지스트 마스크(1501)를 형성하는 공정,
    플라즈마 에칭 장치의 처리실내에 상기 레지스트 마스크가 형성된 반도체 기판을 설치하는 공정,
    상기 처리실내에 불소를 포함하는 가스를 도입하는 공정,
    상기 처리실내에 상기 가스의 플라즈마를 발생시키는 공정, 및
    상기 플라즈마 중의 불소 활성종을 반응에 의해 감소시키고, 그것에 의하여 상기 레지스트 마스크를 에칭용 마스크로 하는 상기 산화막의 선택적 에칭을 행하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기플라즈마 에칭 장치는, 유자장(有磁場) 마이크로파를 발생하는 수단을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 반도체 기판 주면 상에 실리콘 산화막 및 상기 실리콘 산화막 상에 레지스트 마스크를 각각 형성하는 공정,
    평행 평판형 플라즈마 에칭 장치의 처리실내에 상기 레지스트 마스크가 형성된 상기 반도체 기판을 설치하는 공정,
    상기 처리실내에 불소를 포함하는 가스를 도입하는 공정,
    상기 처리실내에 상기 가스의 플라즈마를 발생시키는 공정, 및
    상기 플라즈마 중의 불소 활성종을 반응에 의해 감소시키고, 그것에 의하여 상기 레지스트 마스크를 에칭용 마스크로 하는 상기 실리콘 산화막의 선택적 에칭을 행하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 기판 주면 상에 형성된 제3 막(1504)과, 상기 제3 막을 덮도록 형성된 제1 개구 패턴을 갖는 제1 막(1503)과, 상기 제1 막을 덮도록 형성된 제2 막(1502)을 갖는 반도체 기판을 준비하는 공정,
    상기 제2 막 상에 상기 제1 개구 패턴보다도 패턴 개구가 큰 제2 개구 패턴을 갖는 마스크를 형성하는 공정,
    플라즈마 처리실내에 상기 반도체 기판을 설치하는 공정,
    상기 처리실내에 불소를 포함하는 가스를 도입하는 공정,
    상기 처리실내에 상기 가스의 플라즈마를 발생시키는 공정, 및
    상기 플라즈마 중의 불소 활성종을 반응에 의해 감소시키고, 그것에 의하여 상기 마스크의 제2 개구 패턴에 대응하여 제2 막을 에칭하여, 상기 제1 막의 상면 및 상기 기판 주면 제1 개구 패턴을 노출시키는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 제1 막은 (에칭) 스토퍼층인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 (에칭) 스토퍼층은 질화막을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제4항에 있어서,
    상기 제1 막은 (에칭) 스토퍼층이고,
    상기 제2 막은 산화막을 포함하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제4항에 있어서,
    상기 마스크는 레지스트 마스크인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제4항에 있어서,
    상기 플라즈마 중의 불소 활성종을 반응에 의해서 감소시키는 공정은, 상기 처리실내에서 상기 기판의 외주에 배치된 고체 물질인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 고체 물질은 상기 기판의 외주에 배치된 전극인 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제4항에 있어서,
    상기 제1 개구 패턴은 컨택트홀용 개구인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제4항에 있어서,
    상기 제3 막은 선택적으로 설치되고,
    상기 제1 개구 패턴을 갖는 제1 막은 상기 제3 막의 측벽을 덮도록 설치되고,
    상기 제2 막은 상기 제1 개구 패턴 내에 매립된 후막 부분과, 상기 제3 막 상부를 덮는 박막 부분을 포함하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 후막 부분과 상기 박막 부분의 주면은 상호 평탄면을 이루고 있는 특징으로 하는 반도체 장치의 제조 방법.
  14. 제4항에 있어서,
    상기 플라즈마 처리실내에는 자장이 주어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 기판 주면 상에 제1 막, 제2 막, 및 마스크를 순차 형성하는 공정,
    평행 평판형 플라즈마 에칭 장치의 처리실내에 상기 마스크가 형성된 상기 기판을 설치하는 공정,
    상기 처리실내에 불소를 포함하는 가스를 도입하는 공정,
    상기 처리실내에 상기 가스의 플라즈마를 발생시키는 공정, 및
    상기 플라즈마 중의 불소 활성종을 반응에 의해 감소시키고, 그것에 의하여 상기 레지스트 마스크를 에칭용 마스크로 하는 상기 제2 막의 선택적 에칭을 행하여, 상기 마스크의 개구 패턴에 대응하여 제2 막에 개구를 형성하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 제1 막은 (에칭) 스토퍼층인 것을 특징으로 하는 반도체 장치의 제조방법.
  17. 제15항에 있어서,
    상기 제1 막은 질화막을 포함하고,
    상기 제2 막은 산화막을 포함하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제15항에 있어서,
    상기 마스크는 레지스트 마스크인 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제15항에 있어서,
    상기 플라즈마 중의 불소 활성종을 반응에 의해서 감소시키는 공정은, 상기 처리실내에서 상기 기판의 외주에 배치된 고체 물질인 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 고체 물질은 상기 기판의 외주에 배치된 전극인 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제15항에 있어서,
    상기 개구는 컨택트홀용 개구인 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 기판 주면 상에 형성된 제1 개구 패턴을 갖는 제1 막(1503)과 상기 제1 막을 덮도록 형성된 제2 막(1502)을 갖는 반도체 기판을 준비하고, 상기 제2 막 상에 상기 제1 개구 패턴보다도 패턴 개구가 큰 제2 개구 패턴을 갖는 마스크를 형성하는 공정,
    플라즈마 처리실내에 상기 반도체 기판을 설치하는 공정,
    상기 처리실내에 불소를 포함하는 가스를 도입하는 공정,
    상기 처리실내에 상기 가스의 플라즈마를 발생시키는 공정, 및
    상기 플라즈마 중의 불소 활성종을 반응에 의해 감소시키고, 그것에 의하여 상기 마스크를 에칭용 마스크로 하는 상기 제2 막의 선택적 에칭 행하여, 상기 제1 막의 상면 및 상기 기판 주면을 노출시키는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 제22항에 있어서,
    상기 제1 막은 (에칭) 스토퍼층인 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 제23항에 있어서,
    상기 (에칭) 스토퍼층은 질화막을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 제22항에 있어서,
    상기 제1 막은 (에칭) 스토퍼층이고,
    상기 제2 막은 산화막을 포함하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  26. 제22항에 있어서,
    상기 마스크는 레지스트 마스크인 것을 특징으로 하는 반도체 장치의 제조 방법.
  27. 제22항에 있어서,
    상기 플라즈마 중의 불소 활성종을 반응에 의해서 감소시키는 공정은 상기 처리실내에 배치된 고체 물질인 것을 특징으로 하는 반도체 장치의 제조 방법.
  28. 제27항에 있어서,
    상기 고체 물질은 상기 처리실내에서 상기 기판의 외주에 배치된 전극인 것을 특징으로 하는 반도체 장치의 제조 방법.
  29. 제22항에 있어서,
    상기 개구는 컨택트홀용 개구인 것을 특징으로 하는 반도체 장치의 제조 방법.
  30. 제22항에 있어서,
    상기 제2 막은 상기 제1 개구 패턴 내에 매립된 후막 부분과 상기 제1 개구 패턴의 외측에 형성된 상기 후막 부분보다도 얇은 박막 부분을 포함하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  31. 제22항에 있어서,
    상기 후막 부분과 상기 박막 부분은 상호 평탄면을 이루고 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  32. 제9항, 제10항, 제19항, 또는 제20항에 있어서,
    상기 고체 물질은, 탄소, Si, 폴리실리콘, Si3N4, W, Al, Cu, Pt, SiO2, TiN 중의 어느 하나를 포함하는 재료인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020020022678A 1996-04-26 2002-04-25 반도체 장치의 제조 방법 KR100405578B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-1996-00106802 1996-04-26
JP10680296 1996-04-26
JPJP-P-1996-00347139 1996-12-26
JP34713996 1996-12-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015605A Division KR100511803B1 (ko) 1996-04-26 1997-04-25 반도체장치의제조방법

Publications (1)

Publication Number Publication Date
KR100405578B1 true KR100405578B1 (ko) 2003-11-14

Family

ID=26446913

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019970015605A KR100511803B1 (ko) 1996-04-26 1997-04-25 반도체장치의제조방법
KR1020020022678A KR100405578B1 (ko) 1996-04-26 2002-04-25 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019970015605A KR100511803B1 (ko) 1996-04-26 1997-04-25 반도체장치의제조방법

Country Status (3)

Country Link
US (3) US6136214A (ko)
KR (2) KR100511803B1 (ko)
TW (2) TW473857B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893959B1 (ko) * 2006-02-17 2009-04-20 도쿄엘렉트론가부시키가이샤 처리 방법 및 플라즈마 에칭 방법
US9324572B2 (en) 2010-03-04 2016-04-26 Tokyo Electron Limited Plasma etching method, method for producing semiconductor device, and plasma etching device

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235213B1 (en) * 1998-05-18 2001-05-22 Micron Technology, Inc. Etching methods, methods of removing portions of material, and methods of forming silicon nitride spacers
US6277759B1 (en) * 1998-08-27 2001-08-21 Micron Technology, Inc. Plasma etching methods
TW516113B (en) * 1999-04-14 2003-01-01 Hitachi Ltd Plasma processing device and plasma processing method
US6433553B1 (en) * 1999-10-27 2002-08-13 Varian Semiconductor Equipment Associates, Inc. Method and apparatus for eliminating displacement current from current measurements in a plasma processing system
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
JP2001274143A (ja) * 2000-03-28 2001-10-05 Tdk Corp ドライエッチング方法、微細加工方法及びドライエッチング用マスク
US6544895B1 (en) * 2000-08-17 2003-04-08 Micron Technology, Inc. Methods for use of pulsed voltage in a plasma reactor
US6485572B1 (en) * 2000-08-28 2002-11-26 Micron Technology, Inc. Use of pulsed grounding source in a plasma reactor
KR100733121B1 (ko) * 2000-09-07 2007-06-27 삼성전자주식회사 건식 식각 장치
US7064240B2 (en) 2001-02-23 2006-06-20 Showa Denko K.K. Process for producing perfluorocarbons and use thereof
JP2002313776A (ja) * 2001-04-19 2002-10-25 Toshiba Corp ドライエッチング方法及びドライエッチング装置
FR2834382B1 (fr) * 2002-01-03 2005-03-18 Cit Alcatel Procede et dispositif de gravure anisotrope du silicium a haut facteur d'aspect
DE60329344D1 (de) * 2002-03-08 2009-11-05 Canon Anelva Corp Verfahren und Vorrichtung zum Herstellen von Metall-Schichten
DE10229037A1 (de) * 2002-06-28 2004-01-29 Robert Bosch Gmbh Vorrichtung und Verfahren zur Erzeugung von Chlortrifluorid und Anlage zur Ätzung von Halbleitersubstraten mit dieser Vorrichtung
US7402257B1 (en) * 2002-07-30 2008-07-22 Advanced Micro Devices, Inc. Plasma state monitoring to control etching processes and across-wafer uniformity, and system for performing same
US6818566B2 (en) * 2002-10-18 2004-11-16 The Boc Group, Inc. Thermal activation of fluorine for use in a semiconductor chamber
US20040134418A1 (en) * 2002-11-08 2004-07-15 Taisuke Hirooka SiC substrate and method of manufacturing the same
WO2005045915A1 (en) * 2003-11-11 2005-05-19 Showa Denko K.K. Radical generating method, etching method and apparatus for use in these methods
JP2005243667A (ja) * 2004-02-24 2005-09-08 National Institute Of Advanced Industrial & Technology 熱処理装置
JP3998003B2 (ja) * 2004-04-23 2007-10-24 ソニー株式会社 プラズマエッチング法
JP2006049817A (ja) * 2004-07-07 2006-02-16 Showa Denko Kk プラズマ処理方法およびプラズマエッチング方法
US20060163191A1 (en) * 2005-01-19 2006-07-27 Laveault Richard A Sealing liner for a closure
JP4627682B2 (ja) * 2005-05-27 2011-02-09 株式会社日立ハイテクノロジーズ 試料作製装置および方法
US8278222B2 (en) * 2005-11-22 2012-10-02 Air Products And Chemicals, Inc. Selective etching and formation of xenon difluoride
US20070117396A1 (en) * 2005-11-22 2007-05-24 Dingjun Wu Selective etching of titanium nitride with xenon difluoride
US7799661B2 (en) * 2006-01-03 2010-09-21 Freescale Semiconductor, Inc. Electrical sensor for real-time feedback control of plasma nitridation
US7799237B2 (en) * 2006-05-25 2010-09-21 Sony Corporation Method and apparatus for etching a structure in a plasma chamber
US20070278180A1 (en) * 2006-06-01 2007-12-06 Williamson Mark J Electron induced chemical etching for materials characterization
US7807062B2 (en) * 2006-07-10 2010-10-05 Micron Technology, Inc. Electron induced chemical etching and deposition for local circuit repair
US7892978B2 (en) * 2006-07-10 2011-02-22 Micron Technology, Inc. Electron induced chemical etching for device level diagnosis
US7791071B2 (en) * 2006-08-14 2010-09-07 Micron Technology, Inc. Profiling solid state samples
US7718080B2 (en) * 2006-08-14 2010-05-18 Micron Technology, Inc. Electronic beam processing device and method using carbon nanotube emitter
US7833427B2 (en) * 2006-08-14 2010-11-16 Micron Technology, Inc. Electron beam etching device and method
JP4948278B2 (ja) * 2006-08-30 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102006051550B4 (de) * 2006-10-30 2012-02-02 Fhr Anlagenbau Gmbh Verfahren und Vorrichtung zum Strukturieren von Bauteilen unter Verwendung eines Werkstoffs auf der Basis von Siliziumoxid
US8187974B2 (en) * 2007-12-19 2012-05-29 Infineon Technologies Ag Methods of manufacturing semiconductor devices and optical proximity correction
US20090236214A1 (en) 2008-03-20 2009-09-24 Karthik Janakiraman Tunable ground planes in plasma chambers
CN104350584B (zh) * 2012-05-23 2017-04-19 东京毅力科创株式会社 基板处理装置及基板处理方法
JP5956933B2 (ja) * 2013-01-15 2016-07-27 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10135236B2 (en) * 2013-02-20 2018-11-20 The Board of Regents of the Nevada Systems of Higher Education on behalf of the University of Nevada, Las Vegas Auto-triggered methods and systems for protecting against direct and indirect electronic attack
JP6320282B2 (ja) * 2014-12-05 2018-05-09 東京エレクトロン株式会社 エッチング方法
US11584989B2 (en) 2017-03-27 2023-02-21 Kanto Denka Kogyo Co., Ltd. Dry etching method or dry cleaning method
JP2020516770A (ja) 2017-04-07 2020-06-11 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板端部上のプラズマ密度制御
JP7253729B2 (ja) * 2018-10-01 2023-04-07 キオクシア株式会社 ガス生成方法およびエッチング装置
CN109524304B (zh) * 2018-11-21 2021-04-27 北京国联万众半导体科技有限公司 碳化硅栅介质氟等离子体的处理方法及碳化硅功率器件
US20220051898A1 (en) * 2018-12-21 2022-02-17 Showa Denko K.K. Etching method using halogen fluoride and method for producing semiconductor
US11456180B2 (en) * 2019-11-08 2022-09-27 Tokyo Electron Limited Etching method
SG10202010798QA (en) 2019-11-08 2021-06-29 Tokyo Electron Ltd Etching method and plasma processing apparatus
CN112786441A (zh) * 2019-11-08 2021-05-11 东京毅力科创株式会社 蚀刻方法及等离子体处理装置
KR20220082068A (ko) 2019-11-08 2022-06-16 도쿄엘렉트론가부시키가이샤 에칭 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556501A (en) * 1989-10-03 1996-09-17 Applied Materials, Inc. Silicon scavenger in an inductively coupled RF plasma reactor
US5219793A (en) * 1991-06-03 1993-06-15 Motorola Inc. Method for forming pitch independent contacts and a semiconductor device having the same
US6090303A (en) * 1991-06-27 2000-07-18 Applied Materials, Inc. Process for etching oxides in an electromagnetically coupled planar plasma apparatus
US5477975A (en) * 1993-10-15 1995-12-26 Applied Materials Inc Plasma etch apparatus with heated scavenging surfaces
US5772832A (en) * 1991-06-27 1998-06-30 Applied Materials, Inc Process for etching oxides in an electromagnetically coupled planar plasma apparatus
JPH05299377A (ja) * 1992-04-24 1993-11-12 Mitsubishi Electric Corp エッチング装置およびエッチング方法
JP2625072B2 (ja) 1992-09-08 1997-06-25 アプライド マテリアルズ インコーポレイテッド 電磁ｒｆ結合を用いたプラズマ反応装置及びその方法
JPH0817805A (ja) * 1994-06-28 1996-01-19 Nippon Steel Corp 半導体製造装置
JPH0896990A (ja) 1994-09-26 1996-04-12 Sony Corp プラズマ処理装置およびプラズマ処理方法
US5925212A (en) 1995-09-05 1999-07-20 Applied Materials, Inc. Apparatus and method for attaining repeatable temperature versus time profiles for plasma heated interactive parts used in mass production plasma processing
KR100248582B1 (ko) * 1996-07-30 2000-03-15 이사오 우치가사키 서로 마주보는 전극들을 상호 접속하기 위한 접속시트, 및 이 접속시트를 사용하는 전극접속구조 및 접속방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893959B1 (ko) * 2006-02-17 2009-04-20 도쿄엘렉트론가부시키가이샤 처리 방법 및 플라즈마 에칭 방법
US9324572B2 (en) 2010-03-04 2016-04-26 Tokyo Electron Limited Plasma etching method, method for producing semiconductor device, and plasma etching device

Also Published As

Publication number Publication date
TW487983B (en) 2002-05-21
US6927173B2 (en) 2005-08-09
KR970072122A (ko) 1997-11-07
TW473857B (en) 2002-01-21
US6511608B1 (en) 2003-01-28
US6136214A (en) 2000-10-24
US20030098288A1 (en) 2003-05-29
KR100511803B1 (ko) 2005-11-16

Similar Documents

Publication Publication Date Title
KR100405578B1 (ko) 반도체 장치의 제조 방법
KR101526020B1 (ko) 플라즈마 프로세싱 챔버 및 이의 내에서 기판의 베벨 에지 및 챔버 내부를 세정하는 방법
KR101441720B1 (ko) 유전체 커버를 갖는 에지 전극
JP5450187B2 (ja) プラズマ処理装置およびプラズマ処理方法
TWI611454B (zh) 電漿蝕刻方法
TW201546899A (zh) 電漿處理裝置之清潔方法
JP2010177480A (ja) プラズマ処理装置およびプラズマ処理方法
JP5750496B2 (ja) プラズマ処理方法
WO2022066503A1 (en) Method of using dual frequency rf power in a process chamber
JP5853087B2 (ja) プラズマ処理方法
JP6275610B2 (ja) プラズマ処理方法およびプラズマ処理装置
JPH10242130A (ja) プラズマ処理方法及び装置
JP6169666B2 (ja) プラズマ処理方法
JP3779277B2 (ja) 半導体装置の製造方法
US20220139719A1 (en) Etching method and plasma processing apparatus
JP2004031888A (ja) フルオロカーボンフィルムの堆積方法
Scofield et al. Investigation of dilute SF 6 discharges for application to SiC reactive ion etching
JP4160946B2 (ja) 半導体装置の製造方法
KR100672696B1 (ko) 플라즈마를 이용한 반도체 소자의 세정장치 및 방법
WO2018226323A1 (en) Selective in-situ cleaning of high-k films from processing chamber using reactive gas precursor
Scofield et al. Damage free plasma etching of SiC power electronics device
JP2001217225A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee