JPS62501183A - デバイス製造方法 - Google Patents

デバイス製造方法

Info

Publication number
JPS62501183A
JPS62501183A JP61500256A JP50025685A JPS62501183A JP S62501183 A JPS62501183 A JP S62501183A JP 61500256 A JP61500256 A JP 61500256A JP 50025685 A JP50025685 A JP 50025685A JP S62501183 A JPS62501183 A JP S62501183A
Authority
JP
Japan
Prior art keywords
substrate
plasma
etching
manufacturing
device characterized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61500256A
Other languages
English (en)
Other versions
JP2868764B2 (ja
Inventor
アレキサンダー,フランク バーナード,ジユニヤ
フー,パングードウ
シヤツツ,ロナルド ジヨセフ
Original Assignee
アメリカン テレフオン アンド テレグラフ カムパニ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフオン アンド テレグラフ カムパニ− filed Critical アメリカン テレフオン アンド テレグラフ カムパニ−
Publication of JPS62501183A publication Critical patent/JPS62501183A/ja
Application granted granted Critical
Publication of JP2868764B2 publication Critical patent/JP2868764B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 デバイス製造方法 金刑」1 −L兄泗1と上顎 本発明はデバイス処理方法に関する。
L背塁濶歪 半導体デバイス製造などの工程において第1の材料を、第2の材料を受容できな い程度に除去したり損傷を与えたりしないでエツチングすることが通常型まれる 。適切に配置されたゲートの形成などのある種の状況ではシリコン酸化物例えば 二酸化シリコンでできた下部または隣接する領域を受容できないほどに除去する ことなくシリコン及び/または金属珪化物の領域を除去することが望ましい、こ のような結果をもたらすのに塩素を含むガスを用いるプラズマエツチング、反応 イオンエツチングなどの方法が用いられることが多い。このような技術において は、エツチングすべき体部の近傍に塩素を含むガスを導入し、電極間にr、f、 fi力を付加することによりガス状媒体にプラズマを形成する。典型的には基板 は電力を付加した電極上にあり、この電極に関連するDC電界がプラズマ内で生 成された活性生成物(例えばイオン化した分子片、イオン化した分子、イオン化 した原子)を基板に向け、種々の機構を通じて、照射された材料を除去する。
シリコンなどの材料のドライエツチングにおいて、様々な工。
チング装置構成と処理条件が用いられて来た。一般に、特定の配置とエツチング 条件が、特定の半導体デバイス製造応用例に適するようなエツチング特性を生み 出すように選ばれる。例えば1981年11月3日発行の米国特許第4,298 ,443号に開示されその図面中に描かれた反応装置は一エッチング工程の間に 多くの基板を処理することができる。この反応装置は基板に接触する六角形陰損 と、第2電極として機能する外部接地殻とを含む。六角形陰極の各面に複数の基 板が配置されている。従ってもし各面に4枚の基板があれば一エソチング工程の 間に24枚の基板を処理することが可能である。あるいは平行乎仮反応装置即ち 、主表面が平行になるように配置された平板によって形成される陰極と陽極とを 有する反応WHが4ないし6枚の基板の同時エツチングを行なうようなより小規 模の応用例に用いられて来た。第3の型の反応装置においては、r、f、電極全 体を1枚の基板が木質的に覆い、第2の電極例えば平行平板または装置部分が用 いられている。
多くの場合、プラズマで発生された活性生成物を含むエツチングが都合良く用い られているが、これは困難を伴なわずには行なわれない。例えば、プラズマを用 いると基板表面に汚染物質が付着することが多い、これらの汚染物質例えば反応 容器または基板ホルダーからの金属(例えばアルミニウム)はデバイス特性を劣 化させるかまたは後の処理工程を妨害する。そのような汚染を防ぐために様々な 手段が用いられて来た。例えば六角反応装置の場合、ボリアリレートのようなポ リマーなどの物質で表面処理を行なったトレイに基板を挿入するための開口を設 けて六角電極の各面に配置した。こうして基板はプラズマ環境にさらされながら 下の1i権に接触する。
現在用いられている限りはドライエツチングはわずかな欠点を伴ないつつ優れた 結果をもたらすけれども新しい応用例ではさらに要求が高まって来ており、これ らは未だ満たされていない。例えば、隣接する(例えば下部にまたは同一面に存 在する)二酸化シリコンなどの材料をこれまでに達成されたのより実質的に減少 するようにして、シリコンなどの材料を除去する必要を生ずる多くの応用例があ る。典型的なエツチングシステムにおいては選択度即ち異なる組成をもつ下部領 域またはマスクされない隣接領域に対する所望領域のエツチングの割合は30対 1を越えない。しかし電子デバイス例えば集積回路における実装密度が大きくな るにつれ、多くの場合選択度は少くとも50対1、好ましくは少くとも70対1 、最も好ましくは少くとも100対1が要求される。
例えばTa5iz /多結晶シリコツ組成ゲートのエツチングの場合、エッチス トップとして用いられる厚さ25nm以下の薄い酸化物が完全には除去されない ようにするために100対1の程度の選択度が必要である。
選択度を向上させるという要求が実質的に高まっているのにもかかわらず、その ような結果をもたらすドライエツチング装置構成も処理条件も未だ報告されてい ない。実際半導体デバイスに用いられる材料のドライエツチングにおいては1つ の結果を得るために条件や配置を調整すると関連のない2つめのエツチング特性 に問題が生じることが多い、こうして選択性プラズマドライエツチング法即ち5 0より大きい選択度を有するガスプラズマを用いる方法への需要があるにもかか わらず、そのような技術は未だ報告されていない。
m迩l 塩素含有物でエッチされる材料の選択度は基板の堆積面に対して側方に隣接する 領域に存在するAC電界を実質的に減衰し、基板全体にわたりプラズマをその領 域に閉じこめることにより大幅に増加する。例えば基板を囲む部分を大地にAC 結合することにあり、シリコンと二酸化シリコンの間の塩素プラズマエツチング の選択度は150対1まで増加する。プラズマが打込まれるガスにさらされる全 てのエツチング容器表面領域においてAC電界を減衰させることにより、基板全 体にわたって掻めて均一なエッチ速度が得られる。さらにもし基板を囲む部分が 大地にDC結合されていなければ、DC電位を調整することによりエッチ均一性 をさらに高めることが可能である。従って大地に対するAC結合のような電界条 件の調整によって、エツチング工程に関連する他の特性例えばエッチ均一性が劣 化することはない。
皿皿二皿華春えユ 第1−6図は本発明の方法に影響を与える条件と配置を例示する図である。
罷星呈茎皿 本発明は特定のエツチング装置形状に限定されるものではない。
例えば、平行平板型と六角形型の両方において優れた選択度が得られる。プラズ マエツチング装置に採用される特定の形状には関係なく、高い選択度を得るため にはプラズマは基板堆積面の上側にある領域に本質的に閉じこめなくてはならな い。(理解しやすくするために以下1枚の基板のエツチングの形で説明するが、 各基板用のプラズマをその基板上の領域に閉じこめることにより複数の基板の場 合にも同様に適用できる。従って例えば3枚の基板をエツチングする場合は3個 の独立したプラズマ領域があり、これらのうちの1つがそれぞれ一枚の基板上に 閉じこめられる。)本発明の観点において基板上の領域というのは基板エッチ面 の全ての点における法線によって規定される空間領域である。基板エッチ領域の 境界から、平均して基板有効直径の10%を越える距離にまで延びなければプラ ズマは適切に閉じこめられたことになる。(基板有効直径とは基板と同様の面積 を有する円の直径である。)この閉じこめ条件はプラズマにより放出される波長 範囲390ないし800nmの光の少(とも70%が所望の閉じこめ容楕円の点 から放出されれば満足される。閉しこめは、プラズマを閉じこめようとする領域 の外側のAC電界を制限することにより達成される。AC電界を適切に制限する には種々の手段が可能である。例えば基板を囲む面は、この面とr、f、駆動陰 極との間の容量の少(とも5倍の容量をもって大地に容量結合される。本実施例 では、この2つの容量がr、f、陰極と大地との間の電圧分割器として作用する のでAC電界は減衰する。大地への容量が大きいとインピーダンスが小さい。従 って基板を囲む面はr、f、電極よりも大地電位に極めて近くなる。この低い電 位により低電界が得られる。
容量性結合は種々のやり方で達成できる。例えばもし接地領域が金属製の反応器 受台の背面に広い領域にわたって接触すれば、大地に対する受台の容量性結合は 「、f、駆動陰極に対する受台の容量性結合よりかなり大きくなるであろう。( この場合、受台は大地に対してさらにDC結合される。) 別のやり方としてはAC電界を減衰するには厚い誘電材料で基板を囲むことも可 能である。例えば、誘電率が2.5以上の組成の場合、0.32cm (0,1 25インチ)より厚い材料、好ましくは!、27elI(0,5インチ)より厚 い材料で基板を囲む。この場合、反応器容積にさられる誘電体表面はr、f、駆 動陰極に対してはわずかに容量結合されるのみで大地に対してはプラズマを介し てのみ容量結合される。誘電材料はAC電界を例えば以下のようにして減衰され る。即ち、 1)電界の源からエッチャントガスにさらされる表面までの距離の増大により、 2)誘電体中の双極子の移動による電界の誘電的消失により、3)プラズマの容 量が充分に大きく、基板を囲む面の電位従って電界を実質的に減少させる電圧分 割効果により、減衰させる。
基板の環境の容量接地や厚い誘電体による基板の絶縁などの手段を講じると、プ ラズマは基板の木質的に真上の領域に閉じこめられる。基板間の領域はプラズマ 火玉にはさらされない。従って基板間にある物質はスパッタリングなどの機構に よって破壊されることはなく、周囲物質による基板の汚染は実質的に減少される 。
さらに重要なことは、前述のように、選択度が実質的に増加することである。選 択度が増加することの精密な機構は正確には知られていないが、閉じこめられた プラズマの放電により原子イオンを犠牲にして分子イオンの生成が実質的に強め られるものと考えられる。従って塩素を含むプラズマの場合、cesのようなイ オンの存在量がCR’のようなイオンの濃度を犠牲にして実質的に増加される。
前述のように基板上の領域にプラズマを閉じこめることにより優れた選択度が得 られる。閉じこめのみでは基板全体のエッチ速度はいく分か不均一である。例え ばエッチ速度は最大35%変化する。しかしこの不均一性を解消するのは可能で ある。均一性は反応容器中の、エッチャントガスにさらされる全ての面が、閉じ こめ条件により基板環境に要求されるのと同じやり方でAC電界制御されるよう にすれば、即ちプラズマこれらの面から基板有効直径の少くとも20%の距離除 去されるようにすれば得られる。
例えば、第1図の反応容器を形成する金属ベルジャ容器25は大地への広面積伝 導路を設けることにより大地に容量結合される。
この手段は所望の結果を生み出すけれども金属ベルジャが汚染源となり得る。従 って電界を適切に減衰するほどに充分に薄い連続ガラス層例えば厚さ0.151 (0,06イーンチ)程度のガラス層でベルジャ内面を被覆すると都合が良い。
A、C接地によりAC電界が減衰し基板全体にかけてのエッチ速度変動が15% 以下になる。
金属ベルジャのAC接地は適切な減衰を得るための一手段であることが判明して いるけれども、AC電界減衰条件を満足する他のいかなる手段、例えばプラズマ 閉じこめに関して記述した手段も可能である。
基板環境のDCバイアスを基板のDCバイアスレベルに調整することにより、劇 的ではないにしても、均一性がさらに高められる。基板環境のDC電位レベルを 調整するには種々の手段が用いられる。例えば、基板環境への連続伝導路を備え た可変DC電源を用いることができる。
不均一性の除去は選択度の改善という面で重要であるばかりでなり、基板環境が DC接地されていない場合や反応容器表面のAC電界が適切に制御されない場合 などの他の装置配置においても重要である。最も重要なことは基板全体にかけて のエッチ速度の平均二乗偏位が4%未満という均一性が選択度に悪影古を与える ことなく得られるということである。
以下は本発明を説明するための実例である。
2斑土 主表面が(100)結晶学面にあり直径が7.62ci(3インチ)のミリコン 基板を洗浄し、酸素中1000℃で酸化して厚さ1100nの二酸化シリコン層 を形成した。堆積ガスにシランを用い基板を約600℃の温度に加熱し、低圧化 学蒸着(LPCVD)工程により二酸化シリコン層上に400n+++の多結晶 シリコンを堆積させた。(LPCVD工程はアール、ニス、ロスラ(R,S、R osler)の「ポリ、窒化物及び酸化物のための低圧CVD生成工程」(”  Low Pressure CVD Production Processe s for Po1y、N1trideand 0xide ” )ソリッドス テートテクノロジー(Solid StateTechnology)第20巻 63頁1977年4月に詳述されている。)標本を反応イオンエツチング装置の 駆動電極6の上、第2図の5の位置に置いた。駆動電極6はその上にテフロン( イー、アイ。
デュポンデネモアズ社(E、1.duPont deNemours+&Co、 、Inc、)の登録商標)シート7を有する。翼部8を介してこのシートを容量 接地するためにテフロンシートの上にアルミニウム板9を挿入した。
最後に厚さ0.32 css (1/8インチ)のアーデル(ユニオンカーバイ ド社(Union Carbide Corporation)の登録商標)シ ート11をアルミニウム板の上に置いた。直径45.7am(18インチ)の対 向電極を標本の露出した主表面から約10cm(4インチ)の所に配置した。エ ツチング容量を約1.3 X 10−3Pa (I X 10−’Torr)の 圧力にまで減圧した0反応容器を介して流量20 sec+aのC1tを流した 0次に真空ポンプ速度を低くして容器内のCh正圧力2、67 Pa (20m Torr)にまで上昇するようにした。駆動電極に対して9ワツトのr、f、電 力を周波数13.56MHzで付加した。露出した多結晶シリコン層のエッチ速 度をレーザ干渉計で測ったところ20nm/分であった。多結晶シリコン層が除 去されたことが干渉計で示された後、露出酸化物に対し30分間エツチングを続 けた。このエツチングにより0.22nm/分の速度で酸化物が除去されたが、 これは多結晶シリコンのエッチ速度に比べると90対1の選択度であった。
大炎1 14ワツトと20ワツトのr、f、’ii力を用いた点以外は実例1の工程をく り返した。これらの試験の結果、多結晶シリコンのエッチ速度はそれぞれ400 及び457、酸化物のエッチ速度は6.2及び10.6、従って選択度はそれぞ れ65対1及び43対1であった。
X炭主 第3図に示すように基板を駆動電極に取付けた台座の上に五いたこと、この電極 の」二には厚さ0.32 cm (1/8インチ)のアーデルシー)15ののを 置いたことを除き実例1の工程をくり返した。
表1から判るように、種々の乙r、電力を付加したところ前述の実例における対 応するエツチング条件の場合に得られたのよりはるかに低い選択度が得られた。
9W 80 1.4 57:1 14W 133 3.3 4oot 20W 210 8.4 25:1 太■工 実例1で記載したようにして多結晶シリコンと二酸化シリコンの層を有する標本 を用意した。これらの標本を六角形状陰極RIE反応装置の駆動Tl掻上に置い た。(この反応装置は1981年11月3日に発行された米国特許第4,298 .443号に記載されている。)この反応装置を第1図に示すように、アルミニ ウム受台17と各基板よりわずかに大きい切抜きを有し接地板19に接触するア ーデル外板18とを有するように改造した。接地板はテフロン絶縁スペーサ22 を用いて駆動電極20及び台座21から離して設置した。ベルジャ25は接地さ れており、厚さ0.23en+(0,09インチ)の内面ガラス被覆を存した。
多結晶シリコン層と二酸化シリコン層の双方を有する標本で専有されない各基板 位置はアルミニウム台座の露出を避けるためレジストで覆ったシリコン基板で専 有した。容器を約1.3 X 10−’Pa (I Xl0−’Torr)の圧 力にまで減圧した。容器を介して流i340 sccmの分子状塩素を流した。
次に真空ポンプの排気速度を残少して容器内の圧力が約2.67 Pa (20 mTorr)にまで」二がるようにした。駆動電極に対し約70ワツトのr、f 、電力を周波数13.56MHzでイ」加した。
実例1で記述したよ・うにして多結晶シリコンと二酸化シリコンのエッチ速度を 測定した。多結晶シリコンのエッチ速度は約9.6nmZ分、二酸化シリコンの エッチ速度は約0.094nm/分、従って選択度は約100対1であった。エ ツチングが多結晶シリコンと二酸化シリコン層の境界に達した時に得られる形状 を達成されたエッチ速度の均一性の標示として第5図に示す。
大災】 r、f、電力が約100ワツトでありベルジャが全体的にガラス組成である点を 除き実例4の工程をくり返した。アルミニウムの接地グリッドでこのガラスベル ジャを囲んだ。工、チャン1、が多結晶シリコン層と二酸化シリコン層との境界 に達した時に得られる比較的不均一な形状を第4図に示す。
大拠工 第6図に示すように六角形陰極がわずか一段の高さであり六角形電極の面あたり 1枚の基板しか受容できない点を除き実例4の工程をくり返した。さらに、接地 金属板は用いず、厚さ1.27CJl(0,5インチ)で基板を囲み六角形陰極 に接触するアーデル受台30のみを用いた。付加電力は24ワツト、初めに生成 した塩素流は30secmであった。多結晶シリコンのエッチ速度は23r+m /分、二酸化シリコンのエッチ速度はOo−31n/分、従って選択度は約74 対1であった。
図面の簡単な説明 FIG、2 国際調査報告 +m−u+−mAsakdim+io、PCT/US 85102392ANN EX To THE INTERNATIONAr、5EARCHREPORT  ON

Claims (9)

    【特許請求の範囲】
  1. 1.容器内でガスプラズマからの塩素を含む物質と接触させることにより基板の 第一材料をエッチングしその一方でこのエッチングの間に前記基板の第二材料を 前記物質にさらす工程と、デバイスを完成させる工程とを含むデバイスの製造方 法において、 前記基板の周辺から前記基板の有効直径の20%未満の距離だけ側方に広がる領 域に前記プラズマを閉込めること、前記第二材料は前記エッチングによる影響を 実質的に受けないことを特徴とするデバイスの製造方法。
  2. 2.請求の範囲第1項記載の方法において、前記基板の近傍を大地に対して容量 結合することにより前記閉込めを行うことを特徴とするデバイスの製造方法。
  3. 3.請求の範囲第1項記載の方法において、誘導体を用いて前記プラズマを前記 基板の近傍から分離することにより前記閉込めを行うことを特徴とするデバイス の製造方法。
  4. 4.請求の範囲第1項記載の方法において、前記第一材料はシリコン酸化物であ り前記第二材料はシリコンであることを特徴とするデバイスの製造方法。
  5. 5.請求の範囲第1項記載の方法において、前記エッチングは前記プラズマを形 成するための六角形陰極を用いる反応装置内で行うことを特徴とするデバイスの 製造方法。
  6. 6.請求の範囲第1項記載の方法において、前記エッチングは前記プラズマを形 成するための平行電極を用いる反応装置内で行うことを特徴とするデバイスの製 造方法。
  7. 7.請求の範囲第4項記載の方法において、前記プラズマは前記容器の表面から 前記基板の有効直径の少なくとも20%の距離だけ除いた領域に閉込められるこ とを特徴とするデバイスの製造方法。
  8. 8.請求の範囲第7項記載の方法において、前記容器の内面はガラスで被覆され ていることを特徴とするデバイスの製造方法。
  9. 9.請求の範囲第1項記載の方法において、前記プラズマは前記容器の表面から 前記基板の有効直径の少なくとも20%の距離だけ除いた領域に閉込められるこ とを特徴とするデバイスの製造方法。
JP61500256A 1984-12-18 1985-12-04 デバイス製造方法 Expired - Lifetime JP2868764B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68277684A 1984-12-18 1984-12-18
US682776 1984-12-18

Publications (2)

Publication Number Publication Date
JPS62501183A true JPS62501183A (ja) 1987-05-07
JP2868764B2 JP2868764B2 (ja) 1999-03-10

Family

ID=24741091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61500256A Expired - Lifetime JP2868764B2 (ja) 1984-12-18 1985-12-04 デバイス製造方法

Country Status (9)

Country Link
EP (1) EP0205557B1 (ja)
JP (1) JP2868764B2 (ja)
KR (1) KR950000859B1 (ja)
CA (1) CA1278768C (ja)
DE (1) DE3577020D1 (ja)
ES (1) ES8705704A1 (ja)
IE (1) IE57062B1 (ja)
SG (1) SG63690G (ja)
WO (1) WO1986003887A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3629422C2 (de) * 1986-08-29 1994-02-17 Agfa Gevaert Ag Verfahren und Vorrichtung zum Einstellen von Belichtungsgrößen an einem Kopiergerät
US5089083A (en) * 1989-04-25 1992-02-18 Tokyo Electron Limited Plasma etching method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4427516A (en) * 1981-08-24 1984-01-24 Bell Telephone Laboratories, Incorporated Apparatus and method for plasma-assisted etching of wafers
US4397724A (en) * 1981-08-24 1983-08-09 Bell Telephone Laboratories, Incorporated Apparatus and method for plasma-assisted etching of wafers

Also Published As

Publication number Publication date
ES550034A0 (es) 1987-05-16
EP0205557A1 (en) 1986-12-30
CA1278768C (en) 1991-01-08
KR880700453A (ko) 1988-03-15
KR950000859B1 (ko) 1995-02-02
WO1986003887A2 (en) 1986-07-03
JP2868764B2 (ja) 1999-03-10
ES8705704A1 (es) 1987-05-16
IE57062B1 (en) 1992-04-08
EP0205557B1 (en) 1990-04-04
WO1986003887A3 (en) 1986-08-14
SG63690G (en) 1990-09-07
IE853193L (en) 1986-06-18
DE3577020D1 (de) 1990-05-10

Similar Documents

Publication Publication Date Title
US6423242B1 (en) Etching method
KR100293034B1 (ko) 플라즈마 처리장치 및 플라즈마 처리방법
Davidse et al. Dielectric thin films through rf sputtering
JP4831853B2 (ja) 容量結合型平行平板プラズマエッチング装置およびそれを用いたプラズマエッチング方法
KR100810773B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR20070098587A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JPS6136589B2 (ja)
US5206060A (en) Process and device for the deposition of thin layers and product made thereby
JP4467667B2 (ja) プラズマ処理装置
JP2007258471A (ja) プラズマ処理装置
JPS62501183A (ja) デバイス製造方法
US6342135B1 (en) Sputter etching chamber with improved uniformity
US4871420A (en) Selective etching process
JPH04196319A (ja) 放電処理装置
JP2000315682A (ja) プラズマ処理装置
US20040161946A1 (en) Method for fluorocarbon film depositing
JP3086234B2 (ja) 表面処理方法
JPH04239130A (ja) プラズマ処理装置及びプラズマ処理方法
JPS6248759B2 (ja)
JP2003264183A (ja) 半導体装置の製造方法
JP2003264172A (ja) プラズマ処理装置
JP3147769B2 (ja) プラズマ処理装置および処理方法
EP1143497A1 (en) Plasma etching apparatus
JPH097949A (ja) 半導体素子の製造装置
JPS62249420A (ja) プラズマ処理装置