JPH04196319A - 放電処理装置 - Google Patents

放電処理装置

Info

Publication number
JPH04196319A
JPH04196319A JP32326090A JP32326090A JPH04196319A JP H04196319 A JPH04196319 A JP H04196319A JP 32326090 A JP32326090 A JP 32326090A JP 32326090 A JP32326090 A JP 32326090A JP H04196319 A JPH04196319 A JP H04196319A
Authority
JP
Japan
Prior art keywords
electrode
substrate
discharge
electric field
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32326090A
Other languages
English (en)
Inventor
Keiji Horioka
啓治 堀岡
Haruo Okano
晴雄 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32326090A priority Critical patent/JPH04196319A/ja
Publication of JPH04196319A publication Critical patent/JPH04196319A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体集積回路素子などの製造工程で用いら
れる放電処理装置に係わり、特に被処理基体に対しエツ
チングや薄膜形成などの表面処理を行なうための放電処
理装置に関する。
(従来の技術) LSIメモリなどの集積回路素子の製造工程は、基本的
に薄膜形成と、エツチングによる微細加工の繰返しによ
って成立っている。これらのうち微細加工には、液相エ
ツチング、プラズマエツチングや反応性イオンエツチン
グ(RI E)等が、薄膜形成には化学気相成長(CV
D)法、プラズマCVD法、スパッタ成長法等が用いら
れるが、特に最近は、放電を利用する表面処理方法の比
重が高くなりつつある。
◇ プラズマエツチング反応性イオンエツチング、プラズマ
CVD法、及びスパッタ成長法に用いられる放電処理装
置は、いずれも、真空容器内に一対の平行電極を配置し
、直流や交流の電界を印加して、この真空容器内にグロ
ー放電やマグネトロ(RI E)装置の概略図を第ゝせ
図に示す。真空容器161の底部は電極163か絶縁物
162を介して配置され、被処理基体164としてシリ
コン基板がこの電極163の上に載置される。真空容器
161内には、CF4や、01□等のハロゲンを含む反
応性ガスをガス導入口165から導入てき、図示しない
コンダクタンスバルブにより真空容器161内部の圧力
を調整することが出来る。 166は排気口である。
また、電極163に対して、マツチング調整回路lj7
を介して発振器158が接続されている。この発振器1
68により、例えば13.56MHIの高周波電界を印
加すると、電極163に向かいあった真空容器161の
接地された上壁161aが対向電極として作用し、これ
によりグロー放電が真空容器+61内に誘起され、プラ
ズマが発生する。
この時、周波数が高いため、移動度の小さいイオンは交
流電界に追従出来ず、主として電子のみが電極間を移動
する。このため、被処理基体164であるシリコン基板
と発生するプラズマの間には、シリコン基板を負、プラ
ズマを正とする、直流的な自己バイアス電圧が発生する
。プラズマ中のイオンは、この直流電圧によりシリコン
基板の表面に向かって加速され、該表面にほぼ垂直に入
射する。適切な圧力、温度、ガス組成を選択すると、イ
オンの照射された面でのみエツチング反応が進行するた
め、マスクの下にアンダーカットのない異方性のエツチ
ングを実現出来る。
これらの放電処理装置は、−枚づつ順次処理する枚葉式
の装置が主流である。しかし、LSIの製造に用いられ
るシリコンウェハが8インチ乃至12インチと大口径化
するに伴い、真空容器を拡大せねばならず、これに伴い
クリーンルームをも拡大しなければなくなってきた。こ
のため、クリーンルーム維持費が増大し、これが深刻な
問題となってきた。
以上のことから、ウェハ面積に比較してできるだけ小さ
な真空容器を用いた技術開発が急務となっている。
しかしながら、従来の放電処理装置で真空容器の大きさ
を小さくしていくと、ウェハ全体に対して均一な放電を
作用させることが困難となる。このことを第一1に示し
たRIE装置を例にとって説明する。電極163の端部
てはこの電極163が延在しないので、この部分におけ
る段差の影響により、電極163の端部と平坦な中心部
は電界の大きさや方向が異・なる。このため、被処理基
体164周辺のエツチング速度が中心部のエツチング速
度と構成では、真空容器16]の側壁161bも接地さ
れた電極として作用するため、電極163の端部から側
壁16)bに向かって電流が流れ、真空容器16+いて
エツチングを行った場合のSiO2膜のエツチング速度
の面内分布を示す特性図である。縦軸は基体中心部の速
度で規格化したエツチング速度、横軸は電極+63の半
径で規格化した測定点の基体中心部からの距離である。
エツチングガスにはCHF3を用い、圧力は0.05T
o++、放電時の電力密度は電極面積lciに対しIW
とした。この図より明らかなように、基体の中心部付近
では平坦なエツチング速度分布が得られているが、基体
中心部からの距離が電極半径の 1/2程度となるとこ
ろからエツチング速度が立上がり、3/4で中心部のエ
ツチング速度の約1,2倍、最端部では約15倍に達す
ることがわかる。
基体中心部及び最端部での加工されたSin、パターン
、それらの上の182a、 bはそれぞれS i O2
パターン181a、bの加工の際のマスクとなるレジス
トパターンである。この図に示すように、最端部では加
工形状が基体周辺部に向かって傾いていることが判明し
た。これは電界の向きか基体周辺に向かって傾いており
この向きに沿ってイオンが流れ込むからである。
LSIが高度化すると共に設計最小寸法か縮小するため
、エツチング加工の精度や面内均一性に対する要求は厳
しくなる傾向にある。従って、上述したように電極端部
における段差の影響によりエツチング速度が基体面内に
おいて不均一となったり、加工形状が基体周辺部で傾い
たりしては、この要求に応えることはほとんど不可能と
なる。
即ち、この要求に応えるには被処理基体164の大きさ
に対し電極163は約2程度度、さらに真空容器161
はそれ以上大きくする必要があり、前述した真空容器1
61を小さくしたい要求とは矛盾する。
また、上述した問題は他の放電処理装置、例えばプラズ
マCVD装置やスパッタ成膜装置についても同様にいえ
、成膜の速度や膜組成を被処理基体面内において均一に
する装置構成を追及すると、電極面積や真空容器の大き
さを拡大せざるを得ない問題があった。
さらに、放電の基体面内の均−麟は、上述したように電
極面積や真空容器の大きさと密接に結びついているうえ
、ガスの圧力や種類によっても異なり、予め予測する事
は困難である。従って、実験を繰返しながら最適の構造
を見出さざるをえす、均一性に優れた放電処理装置を設
計するには膨大な時間を必要とする問題があった。
(発明が解決しようとする課題) 前述したように従来の放電処理装置は、被処理基体の表
面全面に渡って均一な放電を維持しようとすると、電極
面積並びに真空容器の大きさをウェハより充分に大きく
設計せざるを得ない問題や装置を設計するのに膨大な時
間を必要とする問題があった。本発明は上記実情に鑑み
てなされたものであり、比較的小さな真空容器でも均一
性に優れた放電を維持できる放電処理装置を提供するこ
とを目的とする。
[発明の構成] (課題を解決するための手段) 前述した問題を解決するため本発明は、真空容器と、一
方に被処理基体が配置され、互いに対向配置されて前記
真空容器内に放電を発生せしめ夫々陰極及び陽極を構成
する第1及び第2の電極と、この第1の電極側周辺に配
置され、前記第1の電極と独立して電界を制御する第3
の電極と、前記真空容器内にガスを導入するガス導入手
段とを具備した事を特徴とする放電処理装置を提供する
(作用) 本発明による放電処理装置であれば、第1及び第2の電
極が真空容器の内壁又はその内部に対向して配置され、
第3の電極が前記第1の電極の周辺に前記第2の電極と
対向して配置されている。
従って、前記第1及び第2の電極に電界を印加し、かつ
前記第2及び第3の電極にこの電界とは独立に制御され
る電界を印加することにより、前記真空容器内の放電の
均一性を向上させることができ、この放電により被処理
基体を表面処理すれば、基体面内の均一性が優れた表面
処理を行うことができる。また、前述した電界の制御を
行えば、容易に放電の均一性を向上させることができる
ので、装置設計に膨大な時間を費やさねばならなかった
従来の問題は解決される。
例えば、前記第1及び第3の電極に印加する電界を直流
の電界や同一周波数の高周波電界とした場合、それぞれ
の電極に印加する直流電圧の大きさ、高周波電圧の振幅
、及び相互の位相関係を、実験や計算に基づいて、最適
に調整することにより、電極端部の電界集中や電界方向
の乱れを補正し、被処理基体の表面上に均一な電界を形
成出来る。その結果、比較的小さな真空容器でも均一性
に優れた表面処理が可能となる。
また、前記第1及び第3の電極に印加する高周波電界の
周波数が異なる場合、この第3の電極は第1の電極の周
辺部のプラズマ密度を調整する。
周辺ル1与うズマ密度を一定とし、均一性に優れた表面
処理を行うことができる。
(実施例) 以下、本発明による放電処理装置の実施例を図面を用い
つつ詳細に説明する。
空容器1の底部には絶縁物2を介して第1*欅秦の電極
3が配置され、この第1の電極3上に被処理基体7とし
て例えばシリコン基板か載置される。
また、第1の電極3と対向する真空容器の上壁1aには
第2の電極が設置されており、第1の電極3の周辺には
絶縁物2を介してリング状の第3の電極5が、その外周
の半径が第1の電極3の半径の 15倍となるように配
置されている。ここで第1の電極3及び第3の電極5の
表面はほぼ同一面内にあり、電極と垂直方向のそれらの
ずれは5 mm程度までとすればよい。さらに、第1の
電極3と第3の電極5の間の間隔は1cm乃至20an
とすればよい。
真空容器1内には例えばCF4やCI2等のハロゲンを
含む反応性ガスをガス導入口6を通して導入でき、コン
ダクタンスバルブ(図示せず)によって内部の圧力を調
整することが出来る。さらに真空容器1の第1の電極3
及び第3の電極5の周辺部にはリング状の溝部1b(図
の実線より下の部分)が形成されており、この溝部1b
を通じて排気口6bから真空容器1内のガスが排気され
る。
また第1の電極3及び第3の電極5にはそれぞれマツチ
ング調整回路7.8を介して高周波用増幅器9、IOが
接続されている。この高周波用増幅器9.10には、同
一の発振器11から、13.56MHIの高周波電界が
入力される。これにより、第1の電極3及び第2の電極
1aの間の真空容器1の内部で放電が起こり、この部分
にプラズマが誘起される。高周波用増幅器10と発振器
11との間には位相シフタ12が設けられ、この位相シ
フタ12により第1の電極3及び第3の電極5の電極に
印加される入力電界の位相は調整される。また、被処理
基体4が載置される第1の電極3は、図示しない温度制
御系により温度制御されており、この内部には静電チャ
ック(図示しない。)か設けられている。
また、第1の電極3と被処理基体4との間に生しる空隙
には、冷却能力を向上させるためのガスを導入できる。
ここで、第1の電極3及び第3の電極5に投入すべき高
周波電界の電力密度の相対比率及び、相互の位相関係の
最適値を決定するため、予備実験を行なった。第1の電
極3に設置された被処理基体4直上と第3の電極5直上
にプローブを挿入し、オシロスコープを用いて、各電極
直上の電位変動を測定できるようにした。放電に用いた
ガスはCHF3とし、圧力は0.05To++ニ設定シ
タ。
先ず、第3の電極5を接地し、第1の電極3にのみ電力
密度I W/alの高周波電界を投入した。
この場合、第3の電極5直上の電位変動の振幅は被処理
基体4直上の電位変動の振幅の約1710であった。
次に、第3の電極5及び第1の電極3に対し、同一の位
相でそれぞれ電力密度 ]、OW/a(の高周波電界を
印加したところ、第3の電極5直上の電位変動の振幅は
被処理基体4と比べて2倍となった。また、第3の電極
5直上に発生する交流電位の位相は、被処理基体4直上
と比較して+30°シフトしていることが明らかとなっ
た。
両電極に同位相、同電力密度の高周波電界を投入したに
もかかわらず、これらの電極直上の電位変動の振幅や位
相が異なるのは以下の原因によっている。
■ 第3の電極5は直接プラズマに接して0るのに対し
、第1の電極3は、これに印加した高周波電界が一定の
インピーダンスを介して被処理基体4に伝達された後、
その表面に達し、この間に振幅位相が変化する。ここで
一定のインピーダンスが生じる要因としては、被処理基
体4を電極3にチャックするためのチャック(図示しな
い。)の容量や被処理基体4表面の絶縁膜の容量などが
挙げられる。
■ 第1の電極3及び第3の電極5は、いずれもプラズ
マを介して接地された真空容器1の壁面に電気的に接続
される。第1の電極3を流れる電流は、はぼ向い合った
上部壁面に流れこむの(二対し第3の電極5からは上部
壁面以外に側壁面1こも電流が流れる。このため、第3
の電極5は相対的に大面積の接地電極に接続されており
、表面電位力・高くなりやすい傾向にある。
上述のような二つの電極間の電位の振幅及び位相の差異
は、放電の均一性を悪化させる原因となると考えられる
。そこで、第3の電極5に印加する高周波電界の電力密
度を、第1の電極3と比へて 172倍の 0.5W/
ciとしたところ両電極の電位の振幅が一致することか
明らかとなった。またさらに、第3の電極5に印加する
高周波電界の位相を一30°シフトしたところ、振幅、
位相とも完全に一致することが判明した。
次に上記の知見に基づき、第1図に示した装置を用いて
、被処理基体4上に形成された5102膜のエツチング
を行った。第2図はその結果得られたエツチング速度の
面内均一性の様子を示す特性図である。縦軸は、基体中
心部の工・ソチング速度で規格化したエツチング速度、
横軸は第1の電極3の半径で規格化した、速度測定点の
基体中心部からの距離である。エツチングガスはCHF
3を用いた。また、圧力は0.05To++、被処理基
体4の表面温度は50℃、放電時の高周波電力は電極面
積ledにつき、第1の電極3に対しIWとし、第3の
電極5に対する値を変化させた。
第2図において、■は第3の電極5に高周波電界を印加
しない場合のエツチング速度の面内分布を示す。これか
られかるように、基体周辺部のエツチング速度が高い分
布となっている。この理由は、等電位面の曲率が周辺部
で大きくなり、この部分で電界集中が置き、この結果プ
ラズマ密度が上昇したためと思われる。これに対し、■
は第1の電極3と同じ位相で電力密度0.5W/cff
lO高周波電界を第3の電極5に印加した時のエツチン
グ速度の面内分布を示す。■の場合と比較してエツチン
グ速度の面内均一性は向上しているものの、ヵ、ヵ、請
。、3.)えヤ、ゆヵや□、お9、よ、工十分である。
この理由としては、第1の電極3と第3の電極5は位相
が異なるのでこれらの電極の間では電界が集中しやすい
状況にあり、その結果プラズマ密度か上昇するためと思
われる。さらに、第3の電極5に印加する高周波電界の
位相を電力密度を変えずに一30°ずらした場合の工・
ソチング速度の面内分布を示したものが■である。この
図かられかるように、この時のエツチング速度は第1の
電極3の最端部に至るまで優れた面内均一性が得られた
この結果と、上述の予備実験の結果を合わせて考察する
と、被処理基体4直上と、第3の電極5直上の電位変動
の振幅及び位相を一致させることが、SiO2のエツチ
ング速度の面内均一性を向上するために有効であること
は明らかである。また、被処理基体4上に形成された5
102膜の加工形状をこの基体の中心部及び最端部にお
いて観察した。第3図 (2)及び (b)はそれぞれ
基体中心部及び最端部における加工形状を示す断面図で
ある。この図において31a、bはそれぞれ基体中心部
及び最端部での加工された5102パターン、それらの
上の32a、 bはそれぞれ5in2パターン31a、
bの加工の際のマスクとなるレジストパターンである。
この図かられかるように、基体中心部及び周辺部では共
に、パターンの側壁が垂直な加工形状を実現できた。従
って、第3の電極5の外極半径の約374の半径の電極
を用いて均一性に優れたエツチングを行えることかわか
る。
第2の実施例 次に、第1の実施例で示した装置を用いてリン添加多結
晶シリコンのエツチング加工を行なった例について述へ
る。
リン添加多結晶シリコンはMO8FET素子のゲート電
極材料として用いられており、下地は膜厚uA−程度の
薄いシリコン酸化膜である。このため、SiO2に対し
て高い選択性が得られるC12ガスを用いて圧力0. 
ITITで実験を行なった。
まず、上述の第1の実施例と同様にプローブ測定により
、第1の電極3と第3の電極5直上電位の振幅、位相が
ともに一致する一条件を探したところ、第1の電極3が
0.4W/Ci、第3の電極5が0.2W/al、さら
に位相差が一30°のときに、最も優れた一致性が得ら
れることが判明した。
第4図は上述の条件で実際にエツチングを行なった結果
を示す特性図である。■−a1■−すはそれぞれリン添
加多結晶シリコン膜及び5102膜7被処理基体4面内
におけるエツチング速度分布である。5in2膜のエツ
チング速度分布は極めて均一であるのに対し、リン添加
多結晶シリコン膜のエツチング速度分布は周辺で高くな
っている二とが明らかである。
この差異は、リン添加多結晶シリコンと5in2のエツ
チング機構の違いにより説明される。即ち、リン添加多
結晶シリコンは、放電中で形成されるCI原子と反応し
てエツチングされる。
ここでCI原子は電気的には中性であるため、被処理基
体4に等方向に供給され、また寿命も長い。
放電中でC1元素が均一に形成されたとしても、被処理
基体4中心部ではエツチング反応により消費され、その
結果CI原子濃度が低下する。一方、被処理基体4周辺
部では、この基体4より外側で発生したC1原子も、供
給されるため、エツチング速度が上昇するものである。
これに対し、5IO2は、CI原子やCI2分子などの
中性粒子とは反応しないため、被処理基体4に入射する
イオンの数やエネルギーによってエツチング速度が決定
される。このため、基体直上のプラズマの密度分布は均
一となり、これを反映してエツチング速度分布も均一と
なる。
リン添加多結晶シリコン膜の周辺部のエツチング速度を
抑制するには、周辺部に印加する高周波電界の電力密度
を小さくすることにより、周辺部のプラズマ密度を低く
するとよい。
■−aは、第3の電極5の電力密度をLI15W/dま
で抑えたときのリン添加多結晶シリコンのエツチング速
度分布である。この状態でプローブ測定を行なうと、周
辺部の電位の振幅は基体直上に比べて 172に低下す
るか、エツチング速度の均一性はむしろ向上している。
このように、CI原子の濃度分布を相殺するような放電
の電力密度を人為的につくり、エツチング速度分布を均
一にすることも可能である。
第3の実施例 第5図は本発明による放電処理装置の第3の実施例の構
成を示す断面図である。この実施例装置は、本発明をマ
グネトロン型の放電処理装置に応用したものである。こ
の図において、第1図と同一部分には同一の符号を付し
て示し、詳細な説明は省略する。第1図の実施例装置と
異なっている点は、真空容器1の周辺に電磁石となるコ
イル41が設けられてあり、その他の部分はほぼ同様で
ある。即ち、コイル41は図面に対し一対の水平に設け
られるものと一対の垂直に設けられるもの(図示せず)
から構成され、それぞれに90’位相の異なる交流型と
を流す事により、強度が50ガウス乃至200ガウスで
電極面に平行な回転磁界が真空容器1の内部に形成され
る。第1の電極3と第2の電極1aとの間では、電極に
対し垂直に形成される電界と、平行に形成される磁界の
相互効果にょって、密度の高いマグネトロンプラズマが
形成される。
次に第5図に示した装置を用いて5in2のエツチング
を行った。エツチングガスは上述の第1の実施例と同様
にCHF、を用い、圧力は0.057++++、被処理
基体4の表面温度は50℃、放電時の高周波電力は電極
面積1aIIにつき、第1の電極3に対して2W、第3
の電極5に対して]、 5Wとした。また、位相は最も
均一性が向上するように調整した。第1の電極3と第3
の電極5に印加する高周波電界の電力密度と位相は、上
述した第1の実施例の如く、プローブを挿入して行なっ
てもよい。しかし、製造装置でプローブの挿入が困難な
場合は、実際にエツチングを繰り返しながら、実験的に
最適値を決定する方が有利な場合もある。
本実施例でも前述した第1の実施例と同様に、第3の電
極5に印加する高周波電界の位相と振幅を調整すること
によって、第1の電極3の最端部に至るまで±2%以内
の平坦なエツチング速度分布が得られた。
また、放電密度の大きいマグネトロン放電を利用してい
るため、上述の第1の実施例と比較して、約3倍の高い
エツチング速度(約09μm/m1n)を得ることがで
きた。
即ち、一般に本実施例のように回転磁界を有するマグネ
トロン型の放電処理装置では、電子密度分布が容器中心
部で小さく、容器内壁側面部に向かうに従い大きくなる
傾向がある。特に、上記側面近傍では非常に大きくなる
。そのため、プラズマ密度分布もこれと似た分布を示す
。本発明では、内周の第1の電極3及び外周の第3の電
極5に対して印加する電界を前述したように独立制御す
るので、プラズマ密度分布、ひいてはエツチング速度分
布を均一にすることができる。
第4の実施例 第6図は、本発明による放電処理装置の第4の実施例の
構成を示す断面図である。この図において第1図及び第
5図と同一の部分には同一の符号を付して示し、詳細な
説明は省略する。
初めに、この実施例装置が前記第1図及び第5図に示し
た装置と異なる点について詳述する。
まず、真空容器51の底部内壁には第2の電極51aが
設置され、かつ接地されている。ここで被処理基体4は
、この第2の電極5]a上に載置され、この第2の電極
に対向する真空容器51の内壁に第1の電極53が配置
されている。さらに、この第1の電極53の周辺にはリ
ング状の第3の電極54が、画電極の表面がほぼ同一面
内にあるように設置される。この装置において、電極と
垂直方向のそれらのずれは5日程度までとすればよい。
これらの第1の電極53、第3の電極54、及び真空容
器51の内壁は絶縁物52を介して接続されており、お
互いに絶縁されている。
また、被処理基体4を載置する第2の電極51aは温度
制御されており、この第2の電極51aと被に生じる空
隙には冷却能力を向上させるためのガスが導入される。
さらにまた、第1の電極53及び第3の電極54に対し
てそれぞれマツチング調整回路71.72を介して発振
器73.74かそれぞれ接続されており、第1の電極5
3には周波数100KH+の高周波電界が、第3の電極
54には周波数13.56MToの高周波電界か、それ
ぞれ印加されている。即ち、これらの電極に印加される
電界の周波数が異なっている。
以上述べた点か前記した異なる点である。その他の部分
は前述した第1図及び第5図の装置と同様である。
この実施例装置では、第1の電極53に印加される高周
波電界の周波数か100KLと比較的小さいために、発
生するプラズマ中の電子だけてなくイオンも、交流成分
の電界により第1の電極53と第2の電極51aの間を
移動する。このため、被処理基体4が接地された第2の
電極に載置されていても、比較的高い運動エネルギーを
有するイオンの衝撃に晒される。このため、エツチング
ガス、例えばハロゲンを含むガスを用いると容易に異方
性の高いエツチングを行うことができる。
第6図の装置を用いて被処理基体4上に形成された5i
n2膜のエツチングを行った。エツチングガスは上述の
第1の実施例と同様にCHF3を用いており、圧力はO
,1OToz、被処理基体4の表面温度は50℃、放電
時の電力密度は電極面積1cdにつき第1の電極53に
対し3Wとし、第3の電極54に対して印加する高周波
電界の電力密度をパラメータとしてエツチング速度の面
内分布を測定した。第7図はその結果を示す特性図であ
る。第3の電極54に対する電力密度がOの場合のエツ
チング速度の面内分布を示したものが■である。エツチ
ング速度が全体にわたって小さく、かつ基体中心に比べ
基体周辺部のエツチング速度が、小さい傾向がある。こ
れに対し、第3の電極54に対する電力密度がI W/
cnfの場合のエツチング速度の面内分布を■に示す。
基体周辺部のエツチング速度が大きくなり、全面に渡っ
てほぼ均一なエツチング速度が得られ、平均のエツチン
グ速度も約20%向上した。これに対し、さらに第3の
電極54に対する電力密度を2W/Ciとした場合のエ
ツチング速度の面内分布が■である。基体周辺部のエツ
チング速度がさらに増加して逆に面内均一性が悪化して
いることが判明した。
上記した結果は、以下のことが原因になっていると思わ
れる。即ち、一般に周波数100KHz程度の高周波電
界が第1の電極53に印加されると、陰極における電圧
降下によって加速されるイオン以外に前記電界により直
接加速されるイオンもエツチングに寄与する。この場合
、前述したように、基体周辺部のエツチング速度が中心
部よりも小さくなることがある。ここで、第1の電極5
3の外周部に設けられた第3の電極54の電力密度が大
きくなると、基体周辺部のプラズマ密度が上昇し、その
結果エツチング速度も大きくなると思われる。
また、以上述べた第1乃至第4の実施例における装置に
よれば、第1の電極と第2の電極に印加される高周波電
界の電力密度を低くしても、第3の電極に高周波電界が
印加されるため、放電を維持することができる。このた
め、エネルギーの小さなイオンを用いて被処理基体の表
面処理を行うことができ、被処理基体表面の損傷を防止
できるという効果がある。
第8図は、上記効果を説明する特性図である。
即ち、第8図 (a)及び fb)はそれぞれ、第1の
電極の周辺に第3の電極を設けない従来の放電処理装置
を用いる場合、及び上記実施例装置を用いる場合におい
て、電極(第1の電極)に印加する高周波電界の電力密
度と得られるプラズマ内のイオンのエネルギーとの関係
を示す特性図である。第8図 (a)に示すように、従
来の装置を用いる場合、一般に電極に印加する高周波電
界の電力密度を増加させるに従い、発生するイオンのエ
ネルギーは増加する。しかし、電力密度を減少させると
、放電を維持することができなくなり、イオンエネルギ
ーは0となり、イオンエツチングを行えなくなる。
しかしながら、上記実施例装置を用いる場合は、第3の
電極に対して高周a、電界を印加するので、これにより
真空容器内のプラズマを保持することができる。従って
、電極(第1の電極)に印加する高周波電界の電力密度
を減少させても放電を維持することができ、イオンエネ
ルギーはOとならず、低いイオンエネルギーでイオンエ
ツチングを行うことができる 次に、以上のようなエネルギーの小さなイオンをポリシ
リコン膜及びシリコン酸化膜のエツチングに応用した例
について説明する。
第9図は、シリコン酸化膜上に形成されたポリシリコン
膜をレジストパターンをマスクとしてC12ガスにより
ガス圧0.05To++、温度0℃でエツチングした時
の、第1の電極53に印加する電力密度の変化に対する
エツチング速度の変化を示す特性図である。この図にお
いて、■、■はそれぞれポリシリコン膜、シリコン酸化
膜のエツチング速度の変化を示している。この図に示す
ように、前記電力密度の値を1 [W/co?] とし
た場合、エツチング速度の選択比Si/5jO2は o
、510、05= 10となったのに対し、従来の放電
処理装置では放電の起こらないfl、2[W/ci]と
した場合、選択比Si/5in2は0.5/ 0.01
= 50となった。
従って、選択比が著しく向上し、これによりシリコン酸
化膜表面でエツチングを精度良く停止できるとともに、
イオンエネルギーが低いため、被処理基体表面の損傷は
防止された。さらに、前記電力密度の値を0、] [W
/cIl]とした場合、選択比S i / S i O
□は[1,45/ 0.005=90となり、さらに向
上することがわかった。
第10図は、ポリシリコン膜上に形成されたシリコン酸
化膜をレジストパターンをマスクとしてCHFIガスに
よりガス圧40mTo++、温度50℃でエツチングし
た時の、第1の電極53に印加する電力密度の変化に対
するエツチング速度の変化を示す特性図である。この図
において、■、■はそれぞれ本実施例の装置を用いた時
のシリコン酸化膜、ポリシリコン膜のエツチング速度の
変化を示しており、■、■はそれぞれ従来の装置を用い
た時のシリコン酸化膜、ポリシリコン膜のエツチング速
度の変化を示している。この図に示すように、従来の装
置では電力密度が0.5 [W/al]以下となるとエ
ツチングを行えなくなるが、本実施例の装置であれば十
分エツチングを行える。
さらに、本実施例の装置等、本発明による放電加工装置
では、第1の電極の周辺に位置する第3の電極によって
誘起されるプラズマにより、ラジカルやイオン等の活性
種の密度が増大する。本実施例の装置を用いて上記した
シリコン酸化膜のエツチングを行う場合には、Fを含む
ラジカルやイオンの密度が増加し、シリコン酸化膜の工
・ソチング速度■から■へと増加する。逆に、ポリシリ
コン膜のエツチング速度は、CF2なるラジカルの密度
が増加した結果ポリシリコン膜表面にPし く CV)。なる膜が多量に付着するので、■から■へ
と減少するようになる。従って、例えば電力密度が0.
5[W/ant]の場合、従来の装置ではエツチング速
度の選択比5in2/Siは0.1010.03i’3
Jとなるのに対し、本実施例の装置であれば、σ 選択比5in2/Siは0.15/ 0.02+−7,
5となり従来の場合の2倍以上となる。これにより、ポ
リシリコン膜表面でエツチングを精度良く停止できた。
また、イオンエネルギーを低くすることができるため、
被処理基体表面の損傷を防止できる。
第5の実施例 次に、本発明による放電処理装置をCVD装置として用
いた例について詳述する。
第11図はこのCVD装置の構成を示す断面図である。
この図において第1図、第5図、第6図と同一の部分に
は同一の符号を付して、詳細な説明は省略する。この装
置では第1の電極53及び第3の電極54に対して同一
の周波数13.56MH2の高周波電界が印加されてい
る。
次に、このCVD装置の応用例について述べる。
まず、被処理基体4としてシリコン基板を用い、この基
板を200℃に保持し、真空容器51中に体積比1:1
のテトラエトキシランと酸素からなる混合ガスを導入し
た。なお、圧力は0゜03To++、磁界の大きさは5
0ガウスに設定した。その後、第1の電極53および第
3の電極54にそれぞれ高周波電界を印加することによ
り放電を誘起し、反応生成物として被処理基体4上に5
in2膜を堆積した。
上記薄膜形成に際し、第1の電極53に印加する高周波
電界の電力密度を 0.2W/aIrと一定にして、第
3の電極54に印加する高周波信号の電力密度をパラメ
ータとして、被処理基体4上に堆積する5in2膜の堆
積膜厚の分布を調べた。なお、第1の電極53と第3の
電極54に印加する高周波電界の位相は同一とした。
第12図は、その結果を示す特性図である。なお、この
図の横軸は第2図の横軸と同じである。この図の■は、
第3の電極54に対して高周波電界を印加しない場合の
堆積膜厚の分布であり、この時堆積膜厚は全体に小さく
、特に基体周辺部に比べ基体中心部の堆積速度が、小さ
い傾向がある。これに対し、第3の電極に印加される高
周波電界の電力密度がO,]W/c/の場合の堆積膜厚
の分布を示したものが■である。この場合は、基体中心
部の堆積速度が大きくなり、全面にわたってほぼ均一な
膜厚が得られた。さらに第3の電極に対する高周波電界
の電力密度を0.2W/Ciとした場合の堆積膜厚の分
布を■に示す。これかられかるように基体周辺部の膜厚
が再び増加して面内均一性が悪化した。 上述した結果
は以下のことが原因となっていると思われる。即ち、第
3の電極54に高周波電界を印加しない場合(■の場合
)は、第1の実施例でも述べたように基体周辺部で電界
の集中が起こり、プラズマ密度が上昇するので、この部
分での堆積速度、結局は堆積膜厚が大きくなる。
しかし、■の場合のように第3の電極54に電力密度0
.1W/cfflの高周波電界を印加すると、上記した
電界の起こる集中部分が、基体4の外側に移動するので
、基体周辺部における電界集中はなくなり、基体表面全
面にわたって堆積膜厚分布が均一となる。さらに、■の
場合のように第3の電極54に印加する高周波電界の電
力密度を0.2W/alまで上昇させると、基体周辺部
のプラズマ密度が再度上昇し、基体周辺部の堆積膜厚は
大きくなる。
第6の実施例 第13図は、本発明による放電処理装置の第6の実施例
の構成を示す断面図である。この装置はスパッタリング
用装置である。この図において第1.5.6図と同一の
部分には同一の符号を付して示し、詳細な説明は省略す
る。
上述の第1.5.6図の実施例装置と異なっている点は
以下の点であり、その他の部分はほぼ同様である。即ち
異なる点は、第1の電極53内面53aがスパッタリン
グ用のターゲット材料のA1で形成されるとともに、こ
の第1の電極53に直流電流12+により直流電圧が印
加される点と、第3の電極54の内面54aが5in2
で覆われ、この第2の電極54にマツチング調整回路 
122を介して発振器123が接続されており、この発
振器123により13、56MHIの高周波数電界が印
加される点である。
次にこのスパッタリング用装置を用いて、被処理基体4
表面にAI薄膜を形成する方法について説明する。容器
51内に不活性ガス、例えばArガスを導入して、第1
の電極53に直流電圧を印加すると、直流放電が誘起さ
れる。これにより第1の電極53の内面53aのAIは
スパッタされ、A1薄膜が被処理基体4表面に堆積する
。この際第1の電極53の周辺に第3の電極54、高周
波電界を印加することにより、第1の電極53と第2の
電極51aとの間の真空容器51の内部のプラズマの均
一性を向上させることができるので、被処理基体4表面
におけるスパッタ堆積速度の面内均一性が向上する。実
際に、この装置を用いてスパッタリングを行ったところ
、スパッタ堆積速度の均一性が向上することが判明した
。また、第3の電極に印加する高周波電界により放電が
維持されるため、比較的高真空でも安定な放電が持続す
ることも確認された。さらにまた、前述したようにプラ
ズマの均一性は向上するので、第1の電極53の内面5
3aのAIは該内面53a全面にわたって均一にスパッ
タリングされる。この結果、この部分の膜減りは前記内
面53a全面にわたって均一となり、従ってスパッタリ
ング用ターゲットとしての寿命は延びる。
実際、本実施例装置と第13図に示す従来の装置とでス
パッタリング用ターゲットの寿命を比較したところ、本
実施例装置では寿命が約20%向上することが認められ
た。
第7の実施例 第14図は本発明による放電処理装置の第7の実施例の
構成を示す断面図である。この図に示すように、真空容
器131の底部には同心円状に分割された電極(内側か
ら外側に向かって順に電極132a、  132b、 
 132c、  132d)がそれらの表面がほぼ同一
平面内(電極と垂直方向のずれは5m程度まで)にある
ように設置される。なお、ここで第1の電極は132a
、第3の電極は132bS132c、  132dとす
る。即ち、第3の電極は3つに分割されている。また、
これらの4つの電極l32a。
132b 、  132c 、  132dの間には絶
縁物+33が形成されており、これらの電極間はこの絶
縁物133により絶縁される。
これらの4つの電極上には前述した被処理基体4が載置
される。また、この被処理基体4と対向する真空容器1
31の上壁131aは第2の電極として作用し、前述し
た4つの電極との間に電界が印加されることにより、こ
の第2の電極131aと被処理基体4の間に均一性に優
れたプラズマを発生させる。
次に、前記した電界の印加について説明する。
前記電極132a 、  132b 、  132c 
、  132dはそれツレマツチング調整回路135a
、18−b、 135c。
135d及び高周波用増幅器136a 、  136b
 、  136CS136dを介して同一の発振器13
4と接続される。この発振器134からは、例えば13
.56MHIの高周波電界が入力され、これにより電極
131aと4つの電極132a 、  132b 、 
 132c 、  132dとの間の真空容器131の
内部で放電が起こり、この部分にプラズマが誘起される
一般に誘起されたプラズマ中にはエツチングを行う場合
、エッチャント、例えばCI等やエツチング生成物、例
えば5iC1等が存在しており、プラズマ密度の大きな
部分ではこれらの密度も大きくなる。従って、エッチャ
ントやエツチング生成物の密度を測定すれば、プラズマ
密度の分布状態を調べることができ、その結果を電界印
加機構、例えば前記マツチング調整回路や高周波用増幅
器にフィードバックすれば、前述した一連の実施例装置
よりもさらに被処理基体表面内において均一性が優れた
表面処理を行うことができる。
この実施例装置では、電極132a 、  132b 
132c 、  132d上に誘起されるプラズマ中の
エッチャントやエツチング生成物の密度を調べるため、
それぞれの電極上に光ファイバー(図示しない。)を設
け、この光ファイバーを介してそれぞれ分光器137a
 、  137b 、  137c 、  137dが
設置されている。この分光器137a 、  N7b 
、  137c 、  137dによりエッチャントや
エツチング生成物の密度が測定され、その結果は制御用
計算機138に入力され、処理された後前記高周波用増
幅器136a。
136b、  136c、  137dにフィードバッ
クされる。
ここで、この実施例の場合、軸対象な密度分布を有する
プラズマが誘起されるので、被処理基体4の中心部から
右側にかけて光ファイバーを設置している。一般に、誘
起されるプラズマの密度分布に応じて、適宜光ファイバ
ーの設置位置を決定すればよい。
次に、このフィードバックについて詳しく説明する。即
ち、被処理基体4上のある部分において132c、  
132’dのうち該部分の放電を主として制御する電極
と接続される番拮高周波用増幅器の増幅率を減少させる
ことにより、この電極に対して小さな電力密度の電界を
印加し前記密度を小さくする。また、逆に前記密度が小
さい場合には、前記増幅率を増加させることにより、大
きな電力密度の電界を印加し前記密度を大きくする。こ
の電界印加方法により被処理基体4上のプラズマp均一
性は向上し、前述した一連の実施例装置よりも面内均一
性に優れた表面処理を行うことができる。
さらに、この実施例装置では、電極をすべて被処理基体
4の下に設置して精度良く電界を制御するので、装置の
大幅な小形化を行うことができる。
なお、この第14図において、131bは排気を均一に
行うためのリング状の溝部、131cはガス導入口、 
+31 dは排気口であり、第1図に示した装置とほぼ
同様である。
第8図の実施例 第15図は本発明による放電処理装置の第8の実施例の
構成を示す断面図である。この図において第14図と同
一の部分には同一の符号を付して示し、詳細な説明は省
略する。
この図に示す装置が第14図に示した装置と異なる点は
、第7の実施例で述へたフィードバックをマツチング調
整回路 135a 、  135b 、  135c 
135dに対して行う点である。その他の部分はほぼ同
様である。即ち、被処理基体4上のある部分においてエ
ッチャントやエツチング生成物の密度が大きい場合には
、それに応し一メー極 132a。
N2b 、  132c 、  132dうち該部分の
放電を主として制御する電極と接続される+にマツチン
グ調整回路中の抵抗を大きくすることにより、この電極
からの放電を抑制し前記密度を小さくする。また、逆に
前記密度が小さい場合には、前記抵抗を小さくすること
により、前記電極からの放電を促進し前記密度を大きく
する。この電界印加方法により被処理基体4上のプラズ
マの均一性は向上し、第7の実施例と同様に面内均一性
に優れた表面処理を行うことができる。また、装置9小
型化も同様に行える。
第9図の実施例 第16図は本発明による放電処理装置の第9の実施例の
構成を示す断面図である。この図において、第14図と
同一の部分には同一の符号を付して示し、詳細な説明は
省略する。
この図に示す装置が第14図に示した装置と異なる点は
、被処理基体4表面の各部のエツチング速度をレーザー
光により測定し、その結果得られるエツチング速度の基
体面内分布を第7の実施例で述べた電界印加機構にフィ
ードバックする点である。
一般に、エツチング速度はレーザー光により以下のよう
にして求められる。即ち、エツチングされる被処理基体
基体の表面部分のこの被処理基体上に形成されるマスク
表面からの深さをXとすると、2X=mλ(mは自然数
、λはレーザー光の波長)の関係が成立する時、前記被
処理基体からの反射光の強度にピークが現れる。従って
、反射光の強度はエツチング時間に対して周期的に変化
する。ここで、反射光の強度が最小となる時間ををt8
、次に最大となる時間をt2とすると、エツチング−速
度はλ/ (4(z−t+ ))なる式で与えられる。
つまり、1..12を測定すれば被処理基体表面の各部
におけるエツチング速度を求めることができる。
この実施例装置では、He−Neレーサー発振器151
が真空容器13+の外部かつ上部に設けられ、このHe
−Neレーサー発振器15]からはこの真空容器131
の上壁131aに対して平行にレーサー光が照射される
。照射されたレーザー光は、電極132a 、  13
2b 、  132c 、  132d上に位置すルヨ
うにその経路中にそれぞれ設けられた/1−フミラ−1
52a 5152b 、  152c 、  152d
 ヘ次々と入射前記レーザー光はこの表面部分で反射し
、再び前配光導入部153a 、  153b 、  
153c 、  153d及びハーフミラ−152a 
、  152b 、  152c 、  152dをそ
れぞれ通過した後、その経路上に設けられた光検知器1
54a 5154b 、  154 c 、  154
dにそれぞれ入射する。光検知器で検知されたレーザー
光の強度は制御用計算器155に入力され、この制御用
計算器+55により前述したt、及びt2が測定され、
前述した式に従って基体表面の各部におけるエツチング
速度が算出される。この結果は高周波用増幅器136a
 、  136b 、  136c 、  13らdに
フィードバックされる。 、 このフィードバックは、被処理基体4上のある部分にお
いて算出されたエツチング速度が大きい場合には、第7
の実施例で示した方法と同じ方法により、エッチャント
やエツチング生成物の密度を小さくしエツチング速度を
減少させる。また、逆にエツチング速度が小さい場合に
は、エッチャントやエツチング生成物の密度を大きくし
エツチング速度を増加させる。その結果、エツチング速
度の被処理基体4表面での面内均一性は第7の実施例と
同様に大幅に向上する。また、装置の小型化も同様に行
える。なお、この場合、前記フィードバックはマツチン
グ調整回路 135a、  135b、135c、  
135dに対して行ってもよい。
以上、第1乃至第9の実施例で詳述してきたように、本
発明による放電処理装置によれば、被処理基体表面内に
おける処理速度の均一性を向上させることができる。こ
の時、装置の形状、構成材料等がどのようであっても、
処理速度の均一性を向上させるため、直接容器形状等を
設計変更する必要性はなく、分割した電極に印加する電
界を独立に制御すればすむ。
なお本発明は上記実施例に限定されることはない。例え
ば、電極の分割の方式は、内周部と外周ズマ密度分布の
補正に対して効果がある。
また、本発明による放電処理装置はエツチング、気相成
長法による薄膜形成、スパッタ堆積いずれに対しても用
いることができる。エツチングに関する実施例では、シ
リコン酸化膜のエツチングについて述べたが、半導体、
例えばS 1SGaAs等、金属、例えばAIXWSC
u等、絶縁物、例えばTa205、SiN等、さらには
有機高分子材料等に対しても本発明は適用できる。この
場合エツチングガスとして、適切なエツチングガス、例
えばハロゲン含有ガス、または酸素を含むガス等を用い
ることにより、あらゆる材料を加工することができる。
また、気相成長法による薄膜形成に関する実施例では、
シリコン酸化膜の堆積について述べたが、反応性ガスと
して、例えば周期率表第1族乃至、第6族の元素を含む
ガスを用いる事により、これらの元素の単体若しくは化
合物、例えば酸化物、窒化物等を堆積させることができ
る。
また、スパッタ堆積に関する実施例では、AI薄膜の堆
積について述べたが、これ以外にも金属、例えばWSC
u等の堆積が可能である。また、反応性を有するガス、
例えば酸素や、窒素等を用いれば、ターゲット電極材料
の化合物、例えば酸化物、窒化物等を堆積させることも
可能である。また、ターゲット電極を絶縁物で被覆し、
高周波を印加する方式を用いると、絶縁物を直接スパッ
タ堆積することも可能である。さらにまた、分割したそ
れぞれのターゲット電極を異なる材料で構成してもよく
、この場合、基体上にこれらの材料の化合物等を堆積す
ることが可能である。
その他、本発明はその要旨を逸脱しない範囲で種々応用
変形して用いることができる。
(発明の効果) 本発明による放電処理装置によれば、比較的小さい反応
容器でも、被処理基体の表面内で均一な放電を維持する
ことができ、表面処理、例えばドライエツチング、プラ
ズマCVD、スパッタ成膜の基体面内の均一性を向上さ
せることができる。
さらに、装置設計に要する時間を短縮することも可能で
ある。
れ本発明による放電処理装置の第1.2.3.4.5.
6.7.8の実施例の構成を示す断面図、第施例を用い
てエツチングを行った場合の被処理基体面内におけるエ
ツチング速度の分布を示す特性図、第3図は前記第2図
でのエツチングの際の加工形状を示す断面図、第7図は
本発明による放電処理装置の第4の実施例を用いてエツ
チングを行なった場合の被処理基体面内におけるエツチ
ング速度の分布を示す特性図、第8図は前記第1乃至第
4の実施例における装置を用いてエネルギーの小さなイ
オンにより被処理基体の表面処理を行う時の効果を説明
する特性図、第9図はシリコン酸化膜上のポリシリコン
膜をエツチングした時のエツチング速度を示す特性図、
第1O図はポリシリコン膜上のシリコン膜をエツチング
した時のエツチング速度を示す特性図、第12図は本発
明による放電処理装置の第5の実施例を用いて薄膜形成
を行った場合の被処理基体面内における堆積膜厚の分布
を示す特性図、第17図は従来の放電処理装置の構成を
示す断面図、第18図はこの従来の放電処理装置によっ
てエツチングを行った場合の被処理基体面内におけるエ
ツチング速度の分布を示す特性図、第19図は前記第1
7図でのエツチングの際の加工形状を示す断面図である
図において、 1.51.131・・・真空容器、 1a・・・真空容器1の土壁(第2の電極)、1b・・
・リング状の溝部、2.52、+33・・・絶縁物、3
.53・・・第1の電極、4・・・被処理基体、5.5
4・・・第3の電極、6a・・・ガス導入口、6b・・
・排気口、 7.8.71.72、+22.135a、  135b
、 135 c。
+35 d・・・マツチング調整回路、9.10.13
6a 、  136b 、  136c 、  136
d −=高周波用増幅器、11.73.74.123.
134・・・発振器、12・・・位相シフタ、31a、
  181a・・・基体中心部での加工された5in2
パターン、 31 b 、 fill−s−・・・基体最端部での加
工された5in2パターン、 32a、  182a=−3i 02パターン31aの
加工の際のマスクとなるレジストパターン、 32b、  182b・・・5in2パターン31bの
加工の際のマスクとなるレジストパターン、41・・・
コイル、51a・・・第2の電極、+21・・・直流電
源、53a・・・第1の電極53の内面、 54a・・・第3の電極54の内面、 131 a・・・真空容器131の土壁(第2の電極)
、131b・・・リング状の溝部、13]c・・・ガス
導入口、131 d・・・排気口、132a・・・第1
の電極、132b 、  132c 、  132d・
・・第3の電極、137a、  137b、  137
c、  131d−・・分光器、138・・・制御用計
算器、 151・・・He −N eレーザー発振器、152a
、  152b、  152c、  152d−ハーフ
ミラ−1153a、  153b、  153c、  
153d−・・光導入部、+54a、  154b、 
 154c、  154d・・・光検知器、155・・
・制御用計算器、161・・・真空容器、161 a・
・・真空容器161の土壁、161b・・・真空容器1
61の側壁、162・・・絶縁物、163・・・電極、
164・・・被処理基体、165・・・ガス導入口、1
66・・・排気口、167・・・マツチング調整回路、
 168・・・発振器。

Claims (9)

    【特許請求の範囲】
  1. (1)真空容器と、一方に被処理基体が設置され、互い
    に対向配置されて前記真空容器内に放電を発生せしめ夫
    々陰極及び陽極を構成する第1及び第2の電極と、この
    第1の電極側周辺に配置され、前記第1の電極と独立し
    て電界を制御する第3の電極と、前記真空容器内にガス
    を導入するガス導入手段とを具備した事を特徴とする放
    電処理装置。
  2. (2)第1の電極と第3の電極がほぼ同一面にある事を
    特徴とする請求項(1)記載の放電処理装置。
  3. (3)第3の電極は、電力密度、周波数、位相の1又は
    2以上が第1の電極と独立して可変制御可能である事を
    特徴とする請求項(1)記載の放電処理装置。
  4. (4)前記被処理基体は、前記放電によりエッチング加
    工されることを特徴とする請求項(1)記載の放電処理
    装置。
  5. (5)前記被処理基体は、その上に、前記放電により薄
    膜を形成せしめられることを特徴とする請求項(1)記
    載の放電処理装置。
  6. (6)前記被処理基体は、その上に、この基体と対向す
    る第1又は第2の電極をターゲット電極としたスパッタ
    リングにより薄膜を形成せしめられることを特徴とする
    請求項(1)記載の放電処理装置。
  7. (7)前記第1の電極に対して、第3の電極に、同一の
    周波数でかつ所定の位相関係に調整された高周波が印加
    されることを特徴とする請求項(1)記載の放電処理装
    置。
  8. (8)前記第1の電極に対して、第3の電極に、同一の
    周波数及び同一の位相で異なる電力密度に調整された高
    周波が印加されることを特徴とする請求項(1)記載の
    放電処理装置。
  9. (9)前記第1の電極に対して、第3の電極に、異なる
    周波数に調整された高周波が印加されることを特徴とす
    る請求項(1)記載の放電処理装置。
JP32326090A 1990-11-28 1990-11-28 放電処理装置 Pending JPH04196319A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32326090A JPH04196319A (ja) 1990-11-28 1990-11-28 放電処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32326090A JPH04196319A (ja) 1990-11-28 1990-11-28 放電処理装置

Publications (1)

Publication Number Publication Date
JPH04196319A true JPH04196319A (ja) 1992-07-16

Family

ID=18152809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32326090A Pending JPH04196319A (ja) 1990-11-28 1990-11-28 放電処理装置

Country Status (1)

Country Link
JP (1) JPH04196319A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001508923A (ja) * 1997-01-17 2001-07-03 ユナキス・バルツェルス・アクチェンゲゼルシャフト 容量結合rfプラズマ反応室
KR100309524B1 (ko) * 1997-12-25 2002-04-24 가네꼬 히사시 플라즈마처리장치
JP2003529216A (ja) * 2000-03-28 2003-09-30 東京エレクトロン株式会社 複合セグメント電極に供給される電力を制御するための方法並びに装置
JP2006283119A (ja) * 2005-03-31 2006-10-19 Dainippon Printing Co Ltd 成膜装置及び成膜方法
JP2006351887A (ja) * 2005-06-17 2006-12-28 Hitachi High-Technologies Corp プラズマ処理装置
JP2007019284A (ja) * 2005-07-08 2007-01-25 Sony Corp プラズマcvd装置及び薄膜形成方法
JP2007103622A (ja) * 2005-10-04 2007-04-19 Hitachi High-Technologies Corp プラズマ処理方法および装置
JP2008192732A (ja) * 2007-02-02 2008-08-21 Ulvac Japan Ltd 真空処理装置
JP2009239222A (ja) * 2008-03-28 2009-10-15 Tokyo Electron Ltd プラズマエッチング装置及びプラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP2012151504A (ja) * 2012-04-09 2012-08-09 Sony Corp 薄膜形成方法
JP2019134021A (ja) * 2018-01-30 2019-08-08 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001508923A (ja) * 1997-01-17 2001-07-03 ユナキス・バルツェルス・アクチェンゲゼルシャフト 容量結合rfプラズマ反応室
KR100309524B1 (ko) * 1997-12-25 2002-04-24 가네꼬 히사시 플라즈마처리장치
JP2003529216A (ja) * 2000-03-28 2003-09-30 東京エレクトロン株式会社 複合セグメント電極に供給される電力を制御するための方法並びに装置
JP2006283119A (ja) * 2005-03-31 2006-10-19 Dainippon Printing Co Ltd 成膜装置及び成膜方法
JP2006351887A (ja) * 2005-06-17 2006-12-28 Hitachi High-Technologies Corp プラズマ処理装置
JP2007019284A (ja) * 2005-07-08 2007-01-25 Sony Corp プラズマcvd装置及び薄膜形成方法
JP2007103622A (ja) * 2005-10-04 2007-04-19 Hitachi High-Technologies Corp プラズマ処理方法および装置
JP4550710B2 (ja) * 2005-10-04 2010-09-22 株式会社日立ハイテクノロジーズ プラズマ処理方法および装置
JP2008192732A (ja) * 2007-02-02 2008-08-21 Ulvac Japan Ltd 真空処理装置
JP2009239222A (ja) * 2008-03-28 2009-10-15 Tokyo Electron Ltd プラズマエッチング装置及びプラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP2012151504A (ja) * 2012-04-09 2012-08-09 Sony Corp 薄膜形成方法
JP2019134021A (ja) * 2018-01-30 2019-08-08 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Similar Documents

Publication Publication Date Title
JP3124204B2 (ja) プラズマ処理装置
US5242539A (en) Plasma treatment method and apparatus
US8038834B2 (en) Method and system for controlling radical distribution
KR100274757B1 (ko) 플라즈마 처리장치 및 플라즈마 처리방법
US7880392B2 (en) Plasma producing method and apparatus as well as plasma processing apparatus
US4512841A (en) RF Coupling techniques
US7829469B2 (en) Method and system for uniformity control in ballistic electron beam enhanced plasma processing system
US4871433A (en) Method and apparatus for improving the uniformity ion bombardment in a magnetron sputtering system
TWI388242B (zh) 用以增強電槳徑向分佈之磁性控制的電漿限制擋件及流動等化件
JP3150058B2 (ja) プラズマ処理装置及びプラズマ処理方法
US7713432B2 (en) Method and apparatus to improve plasma etch uniformity
JPH08264515A (ja) プラズマ処理装置、処理装置及びエッチング処理装置
JP2008172168A (ja) プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP6861535B2 (ja) 処理方法及びプラズマ処理装置
JP6807775B2 (ja) 成膜方法及びプラズマ処理装置
JP4405588B2 (ja) プラズマドーピング装置及び方法並びに半導体装置の製造方法
KR20010024504A (ko) 플라즈마의 밀도분포를 조정하기 위한 장치 및 방법
JP3499104B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP2003243378A (ja) 解離及びイオン化の空間的制御のためのプラズマ処理装置
JPH04196319A (ja) 放電処理装置
TW202137393A (zh) 電漿處理裝置
US7223448B2 (en) Methods for providing uniformity in plasma-assisted material processes
JP3311064B2 (ja) プラズマ生成装置、表面処理装置および表面処理方法
JP3814176B2 (ja) プラズマ処理装置
TW202312221A (zh) 混合電漿源陣列