KR950000548B1 - 전원을 내장한 확장 유닛을 갖는 컴퓨터 시스템 - Google Patents

Abstract

내용 없음.

Description

전원을 내장한 확장 유닛을 갖는 컴퓨터 시스템

제 1 도는 본 발명의 실시예에 의한 컴퓨터 시스템의 기본적 구성을 나타낸 블록도.

제 2 도는 본 발명의 실시예에 의한 시스템 본체의 요소를 나타낸 블록도.

제 3 도는 본 발명의 실시예에 의한 확장 유닛의 전원 회로의 블록도.

제 4 도는 본 발명의 실시예에 의한 확장 보드의 일례를 나타낸 블록도.

제 5a 도 및 제 5b도는 본 발명의 실시예의 동작을 설명하기 위한 플로우챠트.

제 6 도는 본 발명의 실시예에 의한 쥼회로의 블록도.

제 7 도는 본 발명의 실시예에 의한 전압 검출회로의 블록도.

제 8a 도 내지 제 8d 도는 제 7 도에 나타낸 전압 검출회로의 동작을 설명하기 위한 타이밍챠트.

* 도면의 주요부분에 대한 부호의 설명

1 : 호스트 시스템 2 : 확장 유닛

3 : 확장 보드 5 : 전원 회로

10 : CPU 11 : 전원 인터페이스

12 : 전압 검출회로 13 : 리쥼회로

17 : 전원 스위치

본 발명은 예를 들어 확장 메모리 보드와 시스템 본체를 접속하기 위한 확장 유닛을 갖는 퍼스널 컴퓨터 시스템에 관한 것으로, 특히 시스템의 전원과는 독립된 전원을 내장한 확장 유닛을 갖는 컴퓨터 시스템에 관한 것이다.

퍼스널 컴퓨터의 분야에서는 소형, 경량, 휴대 등에 편리한 랩톱 타입의 컴퓨터가 보급되어 있다. 이와 같은 컴퓨터는 시스템 본체에, 키보드, 액정 디스플레이, 플로피 디스크장치 등의 주변 장치를 표준 장비하고 있다. 그러나, 소형화의 특질을 우선하는 관계상, 표준으로 서포트할 수 있는 기능 및 표준 장비 가능한 입출력 장치는 제한되어 있으며, 예를 들어 다른 컴퓨터와의 통신 기능등은 한정되어 있다.

이와 같은 소형화를 우선한 퍼스널 컴퓨터에 있어서, 표준 기능 이외의 각종 기능을 서포트하도록 확장 유닛을 접속할 수 있는 방식의 컴퓨터가 개발되어 있다. 확장 유닛은 예를 들어 통신 기능을 발휘하기 위한 로직 회로나 메모리 회로 등을 실장한 확장 보드에 접속하기 위한 슬롯(코넥터 부재)를 가지며, 이 슬롯을 통해서 컴퓨터의 시스템 본체에 대해 착탈자재의 구성으로 이루어진다. 확장 유닛은 시스템 본체의 전원과는 독립된 내장 전원을 가지며, 슬롯을 통해서 접속된 확장 보드의 각종 회로(로직회로나 메모리 회로 등)를 내장 전원에 의해 구동하도록 되어 있다.

한편, 퍼스널 컴퓨터에서는 시스템의 전원의 재투입시에 전원 중단직전의 상태에서 프로그램을 재개하는 리쥼기능을 갖는 것이 있다. 리쥼 기능은 시스템의 세트업 메뉴에 의해 리쥼 모드가 세트되었을 경우에 있어서, 시스템의 전원이 오프되었을때, 프로그램의 실행에 필요한 각종 레지스터의 데이타를, 배터리에 의해 백업된 메모리(RAM)에 보존하는 처리를 한다. 그리고 시스템의 전원의 재투입시에 보존된 데이타를 각종 레지스터에 복귀하는 처리를 한다.

이와 같은 리쥼 기능을 구비한 컴퓨터에 있어서, 리쥼 모드를 세트하고, 시스템의 전원 오프시에 각종 레지스터의 데이타가 메모리에 보존된 상태에서, 상기 확장 유닛에 세트된 확장 보드가 시스템에 접속될 경우가 있다. 확장 유닛을 접속한 다음에, 시스템의 전원을 투입하면, 확장 유닛은 내장 전원에 의해 접속된 확장 보드의 각종 회로를 구동하고 있으며, 시스템측과 통신 가능한 상태에 있다. 이 때문에, 시스템측에서는 리쥼 모드에 의해 전원의 재투입시에, 보존된 데이타를 각종 레지스터에 복귀할때, 확장 유닛의 접속에 의해 메모리에 보존된 데이타가 파괴되는 일이 있다. 즉, 확장 유닛의 접속에 의해 전원 오프 직전과는 다른 상태로 되고, 시스템은 전원의 재투입시에 리쥼 모드를 실행하지 않고, 확장 유닛과의 데이타 교환을 실행해 버리는 경우가 있다.

본 발명의 목적은 리쥼 기능을 가지며, 또한 내장 전원을 갖는 확장 유닛과 접속가능한 컴퓨터 시스템에 있어서, 리쥼 모드가 세트되어 있을 경우에 시스템의 전원 투입시에, 확장 유닛이 접속되어 있는 경우에도, 리쥼 모드에 의해 보존된 데이타의 파괴를 확실하게 방지하는데 있다.

본 발명은 내장 전원에 의해 접속된 확장 브드의 각종 회로를 구동하는 확장 유닛을 갖는 컴퓨터 시스템이다. 본 시스템은 확장 유닛에 접속된 확장 보드의 각종 회로에 대해 내장 전원으로부터의 전원 공급의 제어를 실행하는 전원 회로 수단, 시스템의 전원 투입시를 검출하는 전압 레벨 검출수단, 시스템의 리쥼 모드가 세트되어 있을 경우에 리쥼세트신호를 출력하는 리쥼 모드세트수단, 및 내장전원으로부터의 전원 공급의 금지를 지시하는 전원 제어 신호를 출력하는 전원 인터페이스 수단을 구비한다.

본 발명에서는 리쥼 모드가 세트되고, 시스템의 전원의 투입시에, 확장 유닛에 확장 보드가 접속되어 있을 경우에는 전원 인터페이스 수단은 확장 유닛에 대해 내장 전원으로부터의 전원 공급의 금지를 지시하는 전원 제어 신호를 출력한다. 이것에 의해 확장 유닛에서는 접속되 확장 보드의 각종 회로에는 내장 전원으로부터의 전원이 공급되지 않으며, 각종 회로는 동작 불능의 상태로 된다. 따라서, 이 시스템에 접속되어 있어도 확장 유닛에 접속된 확장 보드에는 영향받지 않는다. 시스템에서는 리쥼 모드의 세트에 의해 보존된 데이타가 파괴되는 일 없이 각종 레지스터에 복귀 처리하는 리쥼 모드가 실행된다.

이하 도면을 참조하여 본 발명의 실시예를 설명한다.

제 1 도는 동 실시예의 기본적 구성을 설명하기 위한 블록도이다. 호스트 시스템(1)은 예를 들어 퍼스널 컴퓨터의 시스템 본체이며, CPU(10) 등의 데이타 처리레 필요한 각종 구성요소를 갖는다. 확장 유닛(2)은 호스트 시스템(1)과 확장 보드(3)를 접속하기 위한 슬롯(4) 및 확장 보드(3)의 각종 회로를 구동하기 위한 내장 전원 회로(5)를 갖는다.

확장 유닛(2)의 전원 회로(5)는 제 3 도에 나타낸 것처럼 확장 유닛(2)의 내장전원(6)에서 슬롯(4)에 대한 전원 공급을 제어하기 위한 스위치회로(5a)를 갖는다. 확장 보드(3)는 제 4 도에 나타낸 것처럼 예를 들어 확장 메모리 회로(3a)를 실장하고 있다. 확장 유닛(2)의 전원 회로(5)는 슬롯(4)에 접속된 확장 메모리 보드(3)의 메모리 회로(3a)에 대해, 슬롯(4)을 통해 내장전원(6)으로부터의 전원을 공급한다. 확장 메모리 보드(3)는 확장 유닛(2)의 슬롯(4)을 통해, 호스트 시스템(1)과 접속하여 각종 데이타의 교환을 할 수 있게 된다.

호스트 시스템(1)은 제 1 도에 나타낸 것처럼 본 발명이 요지에 의한 전원 인터페이스(11), 전압 검출회로(12) 및 리쥼회로(13)를 갖는다. 전원 인터페이스(11)는 확장 유닛(2)에 접속하여 전원 회로(5)에 대해 전원 제어 신호 PC를 출력한다. 전압 검출회로(12)는 전원 회로(14)로부터의 전원 전압 레벨에 의거하여 전원(15)의 부입상태 온 상태)를 검출하여, 검출신호 DS를 전원 인터페이스(11)에 출력하는 레벨 검출용 IC(집적회로)이다. 전원 회로(14)는 호스트 시스템(1)의 각종 요소에 대해 시스템 전원(15)으로부터의 전원 공급을 하기 위한 회로이다.

리쥼회로(13)는 호스트 시스템(1)의 리쥼 모드가 세트된 경우에, 리쥼 세트신호 RS를 전원 인터페이스(11)에 출력한다. 리쥼회로(13)는 제 2 도에 나타낸 것처럼, 전원 인터페이스(13a)를 가지며, 호스트 시스템(1)의 CPU(10)에 의해 리쥼 모드가 세트되었을 경우, 모드세트정보(1비트)를 레지스터(13a)에 유지한다.

구체적으로는 리쥼회로(13)는 제 6 도에 나타낸 것처럼 레지스터(13a)에 해당하는 플립플롭(13b), 어드레스 디코더(13c) 및 OR 게이트(13d)를 갖는 회로이다. 플립플롭(13b)은 클록 단자 CK에 입력되는 논리레벨 "H"의 신호에 따라서, CPU(10)로부터의 모드세트정보(데이타 비트) DB를 래치하고, 출력단자 Q에서 리쥼 세트신호 RS를 출력한다. 플립플롭(13b)의 클록단자 CK에는 OR 게이트(13d)의 출력신호가 입력된다. OR 게이트(13d)에는 CPU(10)로부터의 입출력 라이트/리드신호 IOWR 및 어드레스 디코더(13c)의 출력 신호가 입력되어 있다. 어드레스 디코더(13c)는 CPU(10)로부터의 입출력 어드레스 IOA를 디코드하는 회로이다.

CPU(10)는 리쥼 모드를 실행할 경우, 데이타 처리에 필요한 각종 레지스터의 데이타를 백업용 메모리에 보존하고, 또 백업용 메모리에서 각종 레지스터에 복귀하는 처리를 한다. 이 백업용 메모리를 액세스할 때에 CPU(10)는 입출력 라이트/리드 신호 IOWR 및 입출력 어드레스 IOA를 출력한다.

전원 인터페이스(11)는 제 6 도에 나타낸 것처럼 출력 버퍼회로(11a)를 구비하며, 이 출력 버퍼회로(11a)를 통해 전압 검출회로(12)로부터의 검출신호 DS에 의거한 전원제어신호 PC를 확장 유닛(2)의 전원 회로(5)에 출력한다. 출력 버퍼회로(11a)는 리쥼회로(13)에서 출력되는 리쥼세트신호 RS에 의거하여 검출신호 DS와 동일 논리레벨 "H"의 전원 제어 신호 PC를 출력한다.

전압 검출회로(12)는 제 7 도에 나타낸 것처럼 레벨 검출용 IC(집적회로(12a), 지연회로(12b) 및 반전 입력 단자를 갖는 NOR 게이트(12c)를 갖는 회로이다. 레벨검출용 IC(12a)는 제 8a 도 및 제 8b 도에 나타낸 것처럼 전원 회로(14)로부터의 전원 전압 Vcc의 레벨이 정상레벨 L일 때, 논리레벨 "H"의 신호 A를 출력한다. 지연회로(12b)는 제 8c 도에 나타낸 것처럼 신호 A에 대해 소정시간만큼 지연된 신호 B를 출력한다. NOR 게이트(12C)는 제 8d 도에 나타낸 것처럼, 신호 A의 상승에 동기해서 상승하며, 신호 B의 상승에 동기해서 하강하는 펄스의 검출신호 DS를 출력한다.

호스트 시스템(1)의 전원 회로(14)는 제 2 도에 나타낸 것처럼 전원 콘트롤러(16)에 의해 제어되어 전원전압 Vcc을 발생한다. 전원 콘트롤러(16)는 마이크로프로세서를 가지며, 전원 스위치(17)의 동작을 검출하여 시스템에 대한 전원 공급 제어를 한다. 다음에 동실시예의 동작을 제 5a 도 및 제 5b 도에 의거하여 설명한다. 전원 콘트롤러(16)는 CPU(10)에 대해 전원 투입 상태, 전원 차단 상태를 통지한다.

먼저 전원 스위치(17)가 온으로 된 상태에서 호스트 시스템(1)의 각 요소에는 전원이 공급되어 있고, CPU(10)는 기동 상태라고 한다. 이 상태에서 도시생략의 호스트 시스템(1)의 입출력 장치에서 리쥼 모드가 세트되었다고 하자(제 5a 도의 스텝 S1의 YES), 입출력장치는 키보드와 디스플레이 장치로 이루어진다. 디스플레이 장치의 화면에서 시스템의 세트업 메뉴가 표시되어 키보드에 의해 메뉴의 리쥼 모드를 지정하면 리쥼 모드가 세트된다.

CPU(10)는 리쥼 모드의 세트에 의거하여 리쥼회로(13)의 레지스터(13a)에 모드세트정보 DB를 격납한다(스텝 S2), 이것에 의해 리쥼회로(13)에서 리쥼세트신호 RS가 전원 인터페이스(11)에 출력된다.

여기서 전원 스위치(17)가 오프되면(스텝 S3, 전원 콘트롤러 (16)는 CPU(10)에 통지한다. CPU(10)는 리쥼 모드를 실행한다(스텝 S4). 구체적으로는 CPU(10)는 데이타 처리에 필요한 각종 레지스터의 데이타를 백업용 메모리에 보존한다. 백업용 메모리는 충전방식의 백업용 배터리에서 전원이 공급되고 있다. 이 CPU(10)에 의한 리쥼 모드의 실행시에 제 6 도에 나타낸 것처럼 리쥼회로(13)의 플립프롭(13b)의 CPU(10)로부터의 모드세트정보 DB를 래치하게 된다(스텝 S2), 이 리쥼 모드가 종료되면 전원 콘트롤러(16)는 전원 회로(14)를 제어하여, 시스템에 대한 전원 공급을 차단하여(스텝 S5), CPU(10)에 통지한다.

다음에 전원 스위치(17)가 온으로 되면(스텝 S6의 YES), 전원 콘트롤러(16)는 전원 회로(14)를 제어하여, 시스템에 대한 전원 공급을 한다.(스텝 S7), 이것에 의해 CPU(10)는 기동하여 각종 데이타 처리를 실행하게 된다.

여기서, 본 발명에서는 제 4 도에 나타낸 것처럼 확장 유닛(2)의 슬롯(4)에 나타낸 것처럼 확장 유닛(2)의 슬롯(4)에 확장 보드(예를들면 메모리보드)(3)가 접속되어 있는지 아닌지에 따라 동작이 달라진다(스텝 S8).

확장 보드(3)가 접속되어 있을 경우에는 (스텝 S8의 YES), 확장 보드(3)의 회로(메모리 회로)(3a)에는 확장 유닛(2)의 내장 전원 회로(5)로부터의 전원이 공급된다. 이것에 의해 확장 보드(3)의 회로(3a)와 호스트 시스템(1)이 접속되어, 양자간에서 데이타 또는 인터페이스 신호의 교환이 실행된다.

그런데 호스트 시스템(1)에서는 리쥼 모드가 세트되어 있기 때문에(스텝 S9의 YES), 리쥼회로(13)에서 리쥼세트신호 RS가 전원 인터페이스(11)에 출력된다. 전압 검출회로(12)는 제 7 도 및 제 8d 도에 나타낸 것처럼 전원 회로(14)로부터의 전원전압 Vcc가 정상 레벨 L까지 도달하면 논리레벨 "H"의 검출신호 DS를 전원 인터페이스(11)에 출력한다.

전원 인터페이스(11)는 제 6 도에 나타낸 것처럼 리쥼세트신호 RS에 의해 제어된 출력 버퍼회로(11a)에서 논리레벨 "H"의 검출신호 DS에 해당하는 논리레벨 "H"의 전원제어신호 PC를 출력한다. 즉 전원 인터페이스(11)는 금지신호인 논리레벨 "H"의 전원 제어 신호 PC를 확장 유닛(2)의 전원회로(5)에 출력한다(스텝 S10).

확장 유닛(2)의 전원 회로(5)는 제 3 도에 나타낸 것처럼 전원 인터페이스(11)로부터의 금지 신호인 전원 제어 신호 PC에 따라 스위치회로(5a)를 오프하고, 내부전원(6)으로부터의 전원 공급을 차단한다(스텝 S11). 따라서, 확장 보드(3)의 회로(3a)에 대한 전원 공급은 차단되고, 회로(3a)는 동작 불능 상태로 된다.

이와 같은 상태에 있어서, CPU(10)는 전원 투입시의 리쥼 모드를 실행한다(스텝 S12), 즉, CPU(10)는 상기와 같이 백업용 메모리에 보존된 데이타를 각종 레지스터에 복귀시킨다. 이것에 의해 CPU(10)는 전원 오프 직전의 상태에서 데이타 처리를 재개하는 것이 가능해진다.

리쥼 모드의 처리가 종료 또는 시스템의 세트업 메뉴에서 리쥼 모드를 해제했을 경우에는(스텝 S13의 YES), 리쥼회로(13)의 레지스터(13a)는 리세트된다(제 5b 도의 스텝 S14). 이것에 의해 전원 인터페이스(11)는 리쥼세트신호 PS에 의해 제어된 출력 버퍼회로(11a)에서 논리레벨 "L"의 전원 제어 신호 PC를 출력한다. 즉 전원 인터페이스(11)는 허가신호인 논리레벨 "L"의 전원제어신호 PC를, 확장 유닛(2)의 전원 회로(5)에 출력한다(스텝 S15).

확장 유닛(2)의 전원 회로(5)는 제 3 도에 나타낸 것처럼, 전원 인터페이스(11)로부터의 허가 신호인 전원 제어신호 PC에 따라서, 스위치 회로(5a)를 온으로 하여, 내부 전원(6)으로부터의 전원 공급을 개시한다(스텝 16). 따라서 확장 보드(3)의 회로(3a)에 대해 전원 공급이 이루어져서 회로(3a)는 동작 상태로 된다. 이것에 의해 확장 보드(3)의 회로(3a)와 호스트 시스템(1)이 접속되어, 양자간에서 데이타 또는 인터페이스 신호의 교환이 실행된다.

상기와 같이 리쥼 기능을 구비한 컴퓨터 시스템에서는 리쥼 모드가 세트되어 있을 경우에는 시스템의 전원 오프시에 각종 레지스터의 데이타를 백업용 메모리에 보존하는 리쥼 모드가 실행된다.

여기서, 확장 유닛(2)에 확장 보드(3)가 접속되어, 시스템의 전원이 투입되면 확장 유닛(2)은 내장전원에 의해 구동하는 확장 보드(3)의 회로(3a)와 시스템측과는 통신 가능의 상태로 된다.

본 발명에서는 리쥼 모드가 세트된 상태에서, 시스템의 전원이 투입되면, 전원 인터페이스(11)로부터의 전원제어신호 PC에 의해 확장 유닛(2)의 내장 전원의 공급을 정지시킨다. 따라서, 확장 유닛(2)에 접속된 확장 보드(3)의 회로(3a)는 동작 불능 상태로 되어 시스템측에 영향을 미치는 사태는 발생하지 않는다. 이것에 의해 시스템의 전원 투입시에 백업용 메모리 보존된 데이타를 각종 레지스터에 복귀하는 리쥼 모드가 실행될 경우에, 접속된 확장 보드(3)의 회로(3a)가 영향을 미쳐, 백업용 메모리에 보존된 데이타가 파괴되는 사태를 확실히 방지할 수 있다. 바꾸어 말하면, 내장 전원을 갖는 확장 유닛(2)에 확장 보드(3)가 접속되어 있어도, 시스템의 전원 투입시에 리쥼 모드가 기능하여, CPU(10)는 전원 오프 직전의 상태에서 데이타 처리를 재개할 수 있다.

Claims (10)

1. 확장 유닛에 설치되어, 상기 시스템에서 출력되는 전원 제어 신호에 의거하여 상기 확장 유닛에 접속되는 확장 보드의 각종 회로에 대해 상기 내장 전원으로부터의 전원 공급의 제어를 실행하는 전원 회로 수단과 ; 상기 시스템의 전원의 전압 레벨을 검출하고, 이 검출 결과에 의거하여 상기 시스템의 전원이 투입되었을때 검출신호를 출력하는 전압레벨 검출수단과 ; 상기 시스템의 리쥼 모드가 세트되어 있을 경우에, 리쥼세트신호를 출력하는 리쥼 모드세트수단과 ; 상기 시스템에 설치되어 상기 전압 레벨 검출 수단으로부터의 상기 검출신호 및 상기 리쥼 모드세트 수단으로부터의 상기 리쥼세트신호에 의거하여, 상기 내장 전원으로부터의 전원 공급을 금지하는 상기 전원 제어 신호를 상기 전원 회로 수단에 출력하는 전원 인터페이스 수단을 구비하는 것을 특징으로 하는 전원을 내장한 확장 유닛을 갖는 컴퓨터 시스템.
2. 제 1 항에 있서서, 상기 리쥼 모드세트수단은 상기 시스템의 리쥼 모드세트에 의해 리쥼 세트 비트를 유지하며, 상기 시스템에 의해 리쥼 모드가 해제되었을 경우에 리세트하는 레지스터 수단을 갖는 것을 특징으로 하는 컴퓨터 시스템.
3. 제 1 항에 있어서, 상기 전원 인터페이스 수단은 상기 리쥼 모드세트 수단으로부터의 상기 리쥼세트신호에 의해 제어되는 출력 버퍼회로를 가지며, 상기 리쥼세트신호에 의해 상기 전압 레벨 검출수단으로부터의 상기 검출신호에 해당하며, 상기 내장 전원으로부터의 전원 공급을 금지하는 상기 전원 제어 신호를 출력하며, 또 상기 리쥼세트신호의 출력 정지에 의해 상기 내장 전원으로부터의 전원 공급을 허가하는 상기 전원 제어 신호를 출력하는 것을 특징으로 하는 컴퓨터 시스템.
4. 제 1 항에 있어서, 상기 확장 유닛에 설치된 상기 전원 회로 수단은 상기 전원 제어 신호에 의해 확장 보드의 각종 회로에 대한 전원 공급의 온, 오프 제어를 하는 스위치 회로를 갖는 것을 특징으로 하는 컴퓨터 시스템.
5. 제 1 항에 있어서, 상기 전원 인터페이스 수단은 상기 리쥼 모드세트 수단으로부터의 상기 리쥼세트신호 및 상기 검출신호의 출력에 의거하여 전원 공급의 금지 신호를 상기 전원 회로 수단에 출력하고 상기 리쥼 모드가 해제되었을 경우 전원 공급이 허가신호를 상기 전원 회로 수단에 출력하는 것을 특징으로 하는 컴퓨터 시스템.
6. 제 1 항에 있어서, 상기 시스템에는 전원 콘트롤러, 전원 스위치, 및 상기 리쥼 모드를 실행하는 CPU가 설치되어, 상기 전원 콘트롤러는 상기 전원 스위치의 온,오프 동작에 의거하여 상기 시스템의 전원 투입, 전원 차단을 제어하며, 상기 CPU에 의해 전원 투입상태, 전원 차단 상태를 통지하고, 상기 CPU는 상기 전원 콘트롤러에 의한 전원 투입시 및 전원 차단시에 상기 리쥼 모드를 실행하는 것을 특징으로 하는 컴퓨터 시스템.
7. 제 1 항에 있어서, 상기 확장 유닛은 상기 확장 보드와 상기 시스템을 접속하기 위한 슬롯을 갖는 것을 특징으로 하는 컴퓨터 시스템.
8. 제 1 항에 있어서, 상기 리쥼 모드세트 수단은 상기 시스템의 전원 투입시에 세트된 리쥼 모드를 실행할 때, 상기 시스템으로부터의 리쥼 세트 비트를 유지하고, 상기 리쥼세트신호를 출력하는 플립플롭을 갖는 것을 특징으로 하는 컴퓨터 시스템.
9. 제 1 항에 있어서, 상기 전압 레벨 검출수단은 상기 시스템의 전원 전압 레벨을 검출하는 레벨 검출회로, 지연회로 및 논리게이트 회로를 가지며, 상기 레벨 검출회로는 상기 전원 전압 레벨의 정상 레벨 시점에서 상승하는 신호를 출력하며, 상기 지연회로는 상기 레벨 검출회로로부터의 출력 신호보다 소정시간 지연된 신호를 출력하며, 상기 논리게이트 회로는 상기 레벨 검출회로로부터의 출력 신호의 상승으로 상승하며, 상기 지연 회로로부터의 출력 신호의 상승으로 하강하는 상기 검출신호를 출력하는 것을 특징으로 하는 컴퓨터 시스템.
10. 제 2 항에 있어서, 상기 리쥼 모드세트 수단은 상기 시스템의 외부 장치로부터의 지시에 의거하여 리쥼 모드의 세트시에 상기 레지스터 수단에 상기 리쥼 세트 비트를 세트하고, 리쥼 모드의 해제시에 상기 레지스터 수단을 리세트하는 CPU를 갖는 것을 특징으로 하는 컴퓨터 시스템.