KR100201005B1 - 프로그래머블 어레이논리식을 이용한 컴퓨터의 전력관리제어방법 - Google Patents

프로그래머블 어레이논리식을 이용한 컴퓨터의 전력관리제어방법 Download PDF

Info

Publication number
KR100201005B1
KR100201005B1 KR1019960014794A KR19960014794A KR100201005B1 KR 100201005 B1 KR100201005 B1 KR 100201005B1 KR 1019960014794 A KR1019960014794 A KR 1019960014794A KR 19960014794 A KR19960014794 A KR 19960014794A KR 100201005 B1 KR100201005 B1 KR 100201005B1
Authority
KR
South Korea
Prior art keywords
signal
power
negative
gate
computer
Prior art date
Application number
KR1019960014794A
Other languages
English (en)
Other versions
KR970076155A (ko
Inventor
김수찬
Original Assignee
이홍순
주식회사 삼보컴퓨터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이홍순, 주식회사 삼보컴퓨터 filed Critical 이홍순
Priority to KR1019960014794A priority Critical patent/KR100201005B1/ko
Publication of KR970076155A publication Critical patent/KR970076155A/ko
Application granted granted Critical
Publication of KR100201005B1 publication Critical patent/KR100201005B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 프로그래머블 어레이논리식(Programmable Array Logic Equation)을 이용하여 소프트웨어적으로 전력을 관리하거나 웨이크업/스케쥴러(Wake-up/Scheduler)기능으로 사용전력을 효율적인 관리함으로서, 전자회로부품의 수를 절감하고, 개인용 컴퓨터의 전력관리에 대한 기능성을 향상시킨 프로그래머블 어레이논리식을 이용한 컴퓨터의 전력관리 제어방법에 관한 것으로, 리모콘이나 외부스위치에 의해 입력되는 컴퓨터 전원 온/오프신호를 난드(NAND)연산하는 제 1 부정 논리곱게이트(20)와; 상기 제 1 부정논리곱게이트(20)에서 논리연산된 신호를 난드연산하는 제 2 부정논리곱게이트(22)와; 컴퓨터의 전원을 오프시키거나 웨이크업/스케쥴러기능을 구현하기 위한 프로그래머블 어레이로직의 프로그램이 가능하고, 프로그램된 전원오프 및 웨이크업/스케쥴신호를 출력하는 디바이스(10)과; 상기 제 2부정논리곱게이트(22)에서 출력되는 신호와 디바이스(10)로부터 출력된 전원오프신호 또는 웨이크업/스케쥴신호를 각각 난드연산하는 제 3부정논리곱게이트(24)와; 상기 제 3 부정논리곱게이트에서 논리연산되어 출력되는 신호를 반전한 후, 반전된 신호에 따라 컴퓨터의 주전원을 온 또는 오프시키는 부정게이트(30)로 구성되어 원터치방식에 의해 언제든지 컴퓨터가 절전모드로 들어갈 수 있으므로 전력낭비를 최소화시킬 수 있어 컴퓨터의 신뢰성을 향상시킨 것이다.

Description

프로그래머블 어레이논리식을 이용한 컴퓨터의 전력관리 제어장치
제1도는 본 발명의 프로그래머블 어레이논리식을 포함한 디바이스의 입출력단의 정의를 나타낸 도면.
제2도는 본 발명에 따른 컴퓨터의 전력의 오프제어 및 웨이크업/스케쥴러의 기능을 제공하는 프로그래머블 어레이논리식을 도시한 도면.
제3도는 본 발명에 따른 실시예로 프로그래머블 어레이논리식을 포함한 전력 관리 제어장치의 회로구성을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 디바이스 20, 22, 24 : 부정논리곱게이트
30 : 부정게이트 40 : 플립플롭
본 발명은 컴퓨터의 사용전력을 관리하는 장치에 관한 것으로, 특히 프로그래머블 어레이논리식(Programmable Array Logic Equation)을 이용하여 소프트웨어적으로 전력을 관리하거나 웨이크업/스케쥴러(Wake-up/Scheduler)기능으로 사용전력을 효율적인 관리함으로서, 전자회로부품의 수를 절감하고, 개인용 컴퓨터의 전력관리에 대한 기능성을 향상시킨 프로그래머블 어레이논리식을 이용한 컴퓨터의 전력관리 제어장치에 관한 것이다.
종래에 개인용 컴퓨터에서는 크게 2가지의 기능을 통해 전력관리(Power Management, PM)를 제어한다. 즉, 개인용 컴퓨터내의 자체 타이머에 의한 시간설정에 의해 일정시간이 경과하면, 컴퓨터에서 사용되는 전력이 절전모드(Green Mode)로 전환되는 기능과, 개인용 컴퓨터의 외부에서 특정신호가 입력될 경우에 이 신호에 의해 절전모드로 전환되는 기능이 있다.
상기 시간설정에 의한 절전모드는 모든 개인용 컴퓨터에서 적용하는 방법이고, 상기 외부의 특정신호에 의한 절전모드는 선택적인 기능으로 메인컨트롤칩셋 및 개인용 컴퓨터의 개발자에 의해 적용여부가 결정되어지지만, 통상의 개인용 컴퓨터에서는 대부분이 적용되는 추세이다.
또한, 사용중인 컴퓨터의 주전원을 제어하는 최종적인 방법으로는 기계적인 스위치에 의해 전원을 공급 또는 차단시켜 온/오프시켜야 하므로, 개인용 컴퓨터의 사용자가 컴퓨터를 사용하지 않는 상태에서는 기계적인 스위치를 오프시키지 않는 한 컴퓨터에는 항상 전원이 공급된다. 즉, 컴퓨터를 사용하지 않는 상태에서도 계속적으로 불필요한 전원이 공급되는 단점이 있었다.
본 발명은 상기와 같은 단점을 해소하기 위하여 안출한 것으로, 주전원을 오프시키거나 웨이크업/스케쥴러기능을 구현하는 데 필요한 프로그래머블 어레이로직의 프로그램이 가능한 디바이스를 사용하여 주전원을 오프시키거나, 웨이크업/스케쥴러기능을 구현하는 소프트웨어적인 프로그램방식으로 하드웨어신호를 생성하는 프로그래머블 어레이논리식을 이용한 컴퓨터의 전력관리 제어장치를 제공하는 데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 프로그래머블 어레이논리식을 이용한 컴퓨터의 전렬관리 제저장치의 특징은 리모콘, 외부스위치를 구비한 컴퓨터의 전력관리 제어장치에 있어서, 상기 리모콘이나 외부스위치에 의해 입력되는 컴퓨터 전원 온/오프신호를 난드(NAND)연산하는 제 1 부정 논리곱게이트(20)와; 상기 제 1 부정 논리곱게이트(20)에서 논리연산된 신호를 난드연산하는 제 2 부정논리곱게이트(22)와; 컴퓨터의 전원을 오프시키거나 웨이크업/스케쥴러기능을 구현하기 위한 프로그래머블 어레이로직의 프로그램이 가능하고, 프로그램된 전원오프 및 웨이크업/스케쥴신호를 출력하는 디바이스(10)과; 상기 제 2 부정 논리곱게이트(22)에서 출력되는 신호와 디바이스(10)로부터 출력된 전원오프신호 또는 웨이크업/스케쥴신호를 각각 난드연산하는 제 3 부정 논리곱게이트(24)와; 상기 제 3 부정 논리곱게이트에서 논리연산되어 출력되는 신호를 반전한 후, 반전된 신호에 따라 컴퓨터의 주전원을 온 또는 오프시키는 부정게이트(30)로 구성됨에 있다.
이하, 첨부된 도면에 의거하여 본 발명의 프로그래머블 어레이논리식을 포함한 디바이스를 통한 컴퓨터의 전력을 관리하는 제어방법에 관하여 살펴보면 다음과 같다.
제 1도는 본 발명의 프로그래머블 어레이논리식을 포함한 디바이스의 입출력단의 정의를 나타낸 것으로, 프로그래머블 어레이논리식을 포함한 디바이스의 입력신호는 클럭단이 필요한 출력신호를 생성하는 입력신호(CLK)와, 리모콘이나 스위치에 의한 전력관리를 제어하는 전력관리제어신호(#R_SWPM)와, 특정포트를 열 수 있도록 코어칩셋(Core Chip-Set)이 내주는 코어칩셋신호(#GPCS)와, 포트를 읽기 위한 아이오리드신호(#IOR)와, 포트를 쓰기 위한 아이오라이트신호(#IOW)와, 직접메모리억세스(Direct Memory Access; DMA)에 동작이 일어나는 경우에 발생하는 직접메모리억세스신호(AEN)와, 현재 파워가 정상적인 상태임을 나타내는 신호(PWRGD)와, 리얼타임클럭(Real Time Clock; RTC)내에 웨이크업/스케쥴러의 동작이 발생되는 신호(#PWR)와, 시스템데이터버스의 라인으로 전력을 오프를 제어하는 신호(SD0, SD1)와, 프로그래머블 어레이논리식에 의해 출력변수를 프로그래머블 어레이논리식을 포함한 디바이스내부에서 인에이블(Enable)시켜 출력하도록 제어하는 신호(#OE)로 이루어진다.
또한, 프로그래머블 어레이논리식을 포함한 디바이스의 출력신호는 특정포트의 억세스가 가능한 신호(PORTEN)와, 전력을 오프로 제어할 수 있도록 논리식에 의해 출력되는 신호(PSOFF)와, 전력관리를 제어하는 신호(PSOFF)와, 전력관리를 유발시킨 제공자를 분석하기 위한 신호(SD2)와, 프로그래머블 어레이논리식에서 정확한 #PSOFF의 신호를 생성하도록 하는 내부 귀환신호(#OFFEN)와, 접지신호(GND)와, 프로그래머블 어레이논리식을 포함한 디바이스에 일정전압의 전원을 공급하는 신호(VCC)로 이루어진다. 또한, NC는 아무것도 연결되지 않은 단을 표시한다.
제 2도는 컴퓨터의 전력의 오프제어 및 웨이크업/스케쥴러의 기능을 제공하는 프로그래머블 어레이논리식을 도시한 것으로, 디바이스의 내부로부터 전력오프를 제어하는 출력신호인 제 1논리식(#PSOFF = #SD0*OFFEN*PWRGD)과, 정확한 상기 제 1논리식(#PSOFF)의 신호를 생성하도록 하는 내부 귀환하는 신호인 제 2논리식(OFFEN = #SD1*SD0 + OFFEN*#SD0)과, 전력관리를 유발시킨 제공자를 분석하는 신호인 제 3논리식(#SD2 = PWR)과, 유효한 SD2라인을 체크하기 위한 내부적인 신호를 이용한 제 4 논리식(SD2.TRST = GPCS*IOR*#AEN*PWRGD)과, 코어칩셋의 입력으로 외부의 전력관리 공급원인 제 5논리식(EPMI = R_SWPM*PWRGD*#PWR + PWR*PWRGD*#R_SWPM)과, 특정포트를 억세스시키는 신호인 제 6논리식(PORTEN = GPCS*IOW*#AEN*PWRGD)으로 이루어진다.
이러한 프로그래머블 어레이논리식은 다음과 같은 2가지기능을 제어하도록 설계되었다.
첫째, 소프트웨어적으로 주전력을 오프시키시 위한 BIOS(Basic Input Output System; 기본입출력시스템)는 다음과 같다.
특정포트에 정해진 값을 주도록 BIOS가 행동하여 이것이 하드웨어적으로 전력을 오프할 수 있는 주신호를 생성하여 전력의 오프를 제어한다.
다음과 같은 BIOS프로그램이 적용되는 경우에는 하나의 정해진 포트에 약속된 3개의 라이트(Write)값들이 순서적으로 라이트되는 경우에 프로그래머블 어레이논리식은 PSOFF신호를 생성한다. 프로그래머블 어레이논리식을 포함한 디바이스의 특징이 프로그래머블 어레이논리식의 좌측변수가 반전된(Inverted) 레벨로 출력되는 특성을 지니고 있다. 그래서 식에 나타난 PSOFF변수와 #PSOFF는 서로 상반된 레벨을 유지하며, 회로상 필요한 신호는 프로그래머블 어레이논리식에서 출력변수의 반전된 값이 필요하며 프로그래머블 어레이논리식을 포함한 디바이스의 설계에서는 반전되기 전의 출력변수를 사용한다.
프로그래머블 어레이논리식에서 제 1논리식(#PSOFF)를 생성하기 위한 논리적인 설명은 다음과 같다.
제 1 논리식(#PSOFF)은 프로그래머블 어레이논리식을 포함한 디바이스내부에 플립플롭이 들어있는 특정핀이므로 클럭신호에 동기에 의해서 암호화(Decode)된 값이 출력되는 데, 여기에 클럭신호로 사용된 것이 프로그래머블 어레이논리식에서 제 6논리식(PORTEN)의 신호이다. 제 6논리식(PORTEN)이 성립하여서 #PSOFF의 암호화된 값이 제 6논리식(PORTEN
)에 의해서 출력된다. 제 2논리식(OFFEN)은 피드백되며, 이것은 제 1논리식(#PSOFF)의 값을 좌우하는 요소로 사용된다.
상기 하나의 정해진 포트에 약속된 3개의 라이트(Write)값들중 제 1라이트(01)값이 01(16진수)이므로 SD1=0, SD1=1되어 OFFEN값은 논리적으로 '1'이므로, #PSOFF는 논리적으로 '0'이다.
또한, 제 2라이트(02)값이 02(16진수)이므로 SD1=1, SD0=0되어 OFFEN값은 논리적으로 '1'이 되고, #PSOFF는 논리적으로 '1'이다. 왜냐하면, SD0=0이므로 #SD0=1이고, OFFEN값도 1이며, PWRGD도 항상 전원 온상태이면 논리적으로 '1'이기 때문이다.
또, 제 3라이트(03)값이 03(16진수)이므로 SD1=1, SD0=1되어 OFFEN값은 논리적으로 '0'이고, #PSOFF는 논리적으로 '0'이 된다.
따라서, #PSOFF신호는 다음의 파형과 같이 나타낸다.
#PSOFF신호는이고, PSOFF신호는이다.
상기 PSOFF신호는 #PSOFF신호의 위상이 반전된 형태로 출력되어 전원오프를 위한 근원(Source)신호로 생성된다. 이 신호가 몇 개의 논리소자를 거쳐서 공급되는 전력을 오프시킨다.
둘째, 웨이크업/스케쥴러를 통한 전력관리와 리모콘이나 외부스위치로 전력관리를 할 수 있는 프로그래머블 어레이논리식을 구현한 것이다. 프로그래머블 어레이논리식에서 EPMI변수는 리모콘이나 외부스위치에서 발생된 신호와, 웨이크업/스케쥴러기능을 제공하는 리얼타임클럭 콘트롤러(Real Time Clock Controller)의 특징신호의 조합에 의해서 발생되어 외부 전력관리를 지원하는 코어칩셋의 입력으로 들어간다. 따라서, 칩셋이 지원하는 전력관리가 이루어진다.
이와 같은 기능은 외부스위치나 리모콘으로 절전모드와 정상모드로의 상호전환이 신속하게 이루어질 수 있으며, 절전모드에서 정상모드로 전환할 수 있는 또 다른 공급원으로서 웨이크업/스케쥴러기능을 제공하므로, 전력관리에 다양성이 제공된다.
여기에 해당되는 프로그래머블 어레이논리식을 설명한다.
제 5논리식인 EPMI = R_SWPM*PWRGD*#PWR + PWR*PWRGD*#R_SWPM의 좌측변수(EPMI)는 코어칩셋에 입력으로 들어간다. 리모콘이나 외부스위치에 의해 발생된 외부 전력관리의 공급원으로 R_SWPM신호를 가지고 판단하고, 웨이크업/스케쥴러를 통한 외부 전력관리의 공급원으로 PWR신호를 가지고 판단하며, 이것에 의한 내부적인 논리합에 의해 EPMI신호가 발생되는 조건을 만든다.
제 3논리식인 #SD2는 정상모드에서 웨이크업/스케쥴러에 의한 외부 전력관리가 발생하는 경우에 절전모드로 들어가도록 되어 있는 원하지 않는 경우의 수이므로, 정상모드에서 웨이크업/스케쥴러에 의한 외부 전력관리가 지원되지 않기 위해서는 BlOS가 위와 같은 경우에 대한 외부 전력관리에 관련된 루틴을 수행하지 않도록 하기 위해서는 어느 특정버스의 한 라인을 읽어 이것을 가지고 BlOS가 판단하여 정상적인 외부 전력관리에 관련된 루틴을 수행할 것인지 아닌지를 판단한다. 따라서, 상기의 논리식이 반드시 필요하다.
이 경우에 유효한 SD2라인을 체크하기 위해서는 프로그래머블 어레이논리식을 포함한 디바이스의 내부적인 신호를 이용한 제 4논리식인 SD2.TRST를 필요로 한다.
제 3도는 본 발명에 따른 프로그래머블 어레이논리식을 이용한 컴퓨터의 전력관리 제어장치의 회로구성을 나타낸 도면으로서, 제 1부정논리곱게이트(20)의 입력단으로 리모콘이나 외부스위치에 의한 온/오프에 관한 제어신호가 입력되면, 제 1부정논리곱게이트(20)에서 반전되어 출력되고, 반전된 신호는 제 2부정논리곱게이트(22)의 입력단으로 입력되어 다시 반전되어 출력된다. 제 2부정논리곱게이트(22)에서 출력된 신호는 플립플롭(40)의 클럭단으로 인가되고, 또, 제 2부정논리곱게이트(22)의 출력신호는 제 3부정논리곱게이트(24)의 입력단으로 입력되어 디바이스(10)로부터 출력된 신호와 연산논리를 수행한 후에 부정게이트(30)에 입력되어 반전된다. 부정게이트(30)로부터 출력된 신호는 컴퓨터의 전력관리를 위한 신호로 주전원을 온 또는 오프시킨다.
이와 같이 본 발명은 컴퓨터의 주전원이 온상태에서 리모콘이나 외부스위치로서 절전모드로 임의적인 순간에 들어갈 수 있으며, 소프트웨어적으로 어떤 임의의 예정된 시간을 설정하여 주전원을 오프할 수 있도록 지원하는 하드웨어적인 로직을 구성하여 사용자에게 편의성을 제공하고, 시간 자동설정에 의한 절전모드로 전환되는 것에 비하여 원터치방식으로 언제든지 절전모드로 들어갈 수 있으므로 전력낭비를 최소화시킬 수 있어 컴퓨터의 신뢰성을 향상시킨 효과가 있다.

Claims (1)

  1. 리모콘, 외부스위치를 구비한 컴퓨터의 전력관리 제어장치에 있어서, 상기 리모콘이나 외부스위치에 의해 입력되는 컴퓨터 전원 온/오프신호를 난드(NAND)연산하는 제 1 부정 논리곱게이트(20)와; 상기 제 1부정논리곱게이트(20)에선 논리연산된 신호를 난드연산하는 제 2 부정논리곱게이트(22)와; 컴퓨터의 전원을 오프시키거나 웨이크업/스케쥴러기능을 구현하기 위한 프로그래머블 어레이로직의 프로그램이 가능하고, 프로그램된 전원오프 및 웨이크업/스케쥴신호를 출력하는 디바이스(10)과; 상기 제 2부정논리곱게이트(22)에서 출력되는 신호와 디바이스(10)로부터 출력된 전원오프신호 또는 웨이크업/스케쥴신호를 각각 난드연산하는 제 3 부정논리곱게이트(24)와; 상기 제 3 부정논리곱게이트에서 논리연산되어 출력되는 신호를 반전한 후, 반전된 신호에 따라 컴퓨터의 주전원을 온 또는 오프시키는 부정게이트(30)로 구성됨을 특징으로 하는 프로그래머블 어레이논리식을 이용한 컴퓨터의 전력관리 제어장치.
KR1019960014794A 1996-05-07 1996-05-07 프로그래머블 어레이논리식을 이용한 컴퓨터의 전력관리제어방법 KR100201005B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960014794A KR100201005B1 (ko) 1996-05-07 1996-05-07 프로그래머블 어레이논리식을 이용한 컴퓨터의 전력관리제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960014794A KR100201005B1 (ko) 1996-05-07 1996-05-07 프로그래머블 어레이논리식을 이용한 컴퓨터의 전력관리제어방법

Publications (2)

Publication Number Publication Date
KR970076155A KR970076155A (ko) 1997-12-12
KR100201005B1 true KR100201005B1 (ko) 1999-06-15

Family

ID=19457890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014794A KR100201005B1 (ko) 1996-05-07 1996-05-07 프로그래머블 어레이논리식을 이용한 컴퓨터의 전력관리제어방법

Country Status (1)

Country Link
KR (1) KR100201005B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107783790A (zh) * 2017-11-07 2018-03-09 北京小米移动软件有限公司 终端唤醒方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107783790A (zh) * 2017-11-07 2018-03-09 北京小米移动软件有限公司 终端唤醒方法及装置
CN107783790B (zh) * 2017-11-07 2020-09-01 北京小米移动软件有限公司 终端唤醒方法及装置

Also Published As

Publication number Publication date
KR970076155A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
US4590553A (en) Microcomputer with power-save output instructions
US5454114A (en) Microcontroller power-up delay
KR930003827B1 (ko) 파워 세이브 시스템
US5408639A (en) External memory access control for a processing system
US5511013A (en) Low power consumption type one-chip microcomputer having a plurality of peripheral circuits
EP0834105A1 (en) Wake-up system for a pcmcia card
US6557107B1 (en) Power-saving mode release error detection and recovery logic circuit for microcontroller devices
KR950000548B1 (ko) 전원을 내장한 확장 유닛을 갖는 컴퓨터 시스템
US7007181B2 (en) Microcontroller
KR100201005B1 (ko) 프로그래머블 어레이논리식을 이용한 컴퓨터의 전력관리제어방법
KR100205847B1 (ko) 모드 설정회로를 구비한 정보처리 장치
JP4308735B2 (ja) 半導体回路
CN114461463A (zh) 一次开启式上电检测电路
KR100849215B1 (ko) 전원제어장치, 방법, 및 상기 전원제어장치를 구비하는시스템
KR950007113B1 (ko) 컴퓨터의 전원 제어 장치
US12008181B2 (en) Electronic device and control method thereof
KR950002695B1 (ko) 휴대용 컴퓨터 시스템의 동작 체크회로
KR100434136B1 (ko) 피엘씨장치
CN114326931A (zh) 工业级时钟控制器，工业级控制系统、方法及电子装置
JPS6375913A (ja) パ−ソナルコンピユ−タ用電力制御装置
JP2729012B2 (ja) マイクロプロセッサの低消費電力化回路
JP2008192036A (ja) マイクロコントローラ
KR100266627B1 (ko) 파워다운회로
JP2679093B2 (ja) Ｉｃメモリーカード
JP3619629B2 (ja) メモリのアクセス時間の制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130307

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140306

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160307

Year of fee payment: 18

EXPY Expiration of term