KR950000497B1 - 화상메모리 - Google Patents

화상메모리 Download PDF

Info

Publication number
KR950000497B1
KR950000497B1 KR1019910003713A KR910003713A KR950000497B1 KR 950000497 B1 KR950000497 B1 KR 950000497B1 KR 1019910003713 A KR1019910003713 A KR 1019910003713A KR 910003713 A KR910003713 A KR 910003713A KR 950000497 B1 KR950000497 B1 KR 950000497B1
Authority
KR
South Korea
Prior art keywords
data
memory
sam
serial access
serial
Prior art date
Application number
KR1019910003713A
Other languages
English (en)
Inventor
하루키 도다
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Application granted granted Critical
Publication of KR950000497B1 publication Critical patent/KR950000497B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Dram (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

화상메모리
제 1 도는 본 발명에 따른 화상메모리의 1 실시예를 나타낸 블록도.
제 2 도 및 제 3 도는 전송데이타와 TAB어드레스의 관계를 설명하기 위한 도면.
제 4 도는 표시화면 사이즈가 타일에 의해 빈틈 없이 다 채워지지 않은 경우의 본 발명에 따른 화상메모리의 타일의 처리방법을 설명하기 위한 도면.
제 5 도는 표시화면 사이즈에 타일 사이즈를 맞추는 본 발명의 화상메모리를 이용한 처리방법을 설명하기 위한 도면.
제 6 도는 종래의 데이터전송방식을 설명하기 위한 도면.
제 7 도는 종래의 스플리트전송방식을 설명하기 위한 도면.
제 8 도는 종래의 스플리트전송방식에서 가능한한 정방향 픽셀영역을 페이지 모우드 사이클로 액세스할 수 있도록 한 전송방식을 설명하기 위한 도면.
제 9 도는 4개의 디바이스의 SAM포트와 스캔방향의 픽셀의 대응관계를 설명하기 위한 도면.
제 10 도는 종래의 스플리트전송방식에서 가능한한 정방형 픽셀영역을 페이지 모우드 사이클로 액세스할 수 있도록 한 전송방식을 이용한 경우의 종래의 화상메모리의 문제점을 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1i(=1,···, 16) : 메모리 어레이
2i(i=1,···, 16) : 시리얼 액세스 메모리
3 : 데이터전송수단 4 : 결정수단
5 : 지정수단 10 : 표시화면
[산업상의 이용분야]
본 발명은 화상메모리(畵像 Memory)에 관한 것이다.
[종래의 기술 및 그 문제점]
근래, 엔지니어링 워크스테이션(EWA)이나 컴퓨터 그래픽스(CG) 등과 같은 고속의 데이타처리장치 및 그 표시에 적합한 메모리로서, 튜얼 포트 비이오 램(이하 DPRAM이라고도 함)이 주목받고 있다. 이 DPRAM은 랜덤 액세스가 가능한 메모리 어레이(예컨대, DRAM)를 갖추고 있는 랜덤 액세스 포트(이하, RAM포트라고도 함), 이 RAM포트와는 비동기적이고 또한 순회적으로 시리얼 액세스 되는 시리얼 액세스 메모리를 갖추고 있는 시리얼 액세스 포트(이하, SAM포트라고도 함)를 구비하고 있다. 이러한 DPRAM에 있어서는, RAM포트와 SAM포트간에서 데이타를 전송하므로 이 전송사이클시에만 RAM포트와 SAM포트간에서 타이밍을 동기시킬 필요가 없다. 다음에는 이 전송사이클에서의 타이밍을 제 6 도를 참조하여 설명한다.
시리얼 액세스를 중단없이 실행하고 있는 SAM포트의 시리얼 액세스 메모리(2)로 RAM포트의 시리얼 액세스 메모리(2)로 RAM 포트의 메모리어레이(1)의 어떤 행(R)의 데이타를 전송하는 경우[제 6 도(a) 참조], /RAS가 하강하기 전에 전송을 제어하는 외부신호(/DT)를 하강시킨다.[제 6 도(b)의 시각 T1참조].
다음에, 통상의 RAM사이클과 마찬가지로 로우 어드레스(Row Address) 및 컬럼 어드레스(Column Address)를 각각 /RAS 및 /CAS의 하강[제 6 도(b)의 시각T2및 T3참조]에 동기하여 부여하는데, 통상의 RAM사이클과는 달리 로우 어드레스는 전송해야 할 메모리 어레이(1)의 행을 나타내고, 컬럼 어드레스는 전송 완료후의 새로운 시리얼 사이클을 시작하는 위치로 되는 TAP어드레스를 나타내고 있다. 그리고, 신호 /RAS가 하강할 때에 외부신호(/DT)기 "L레벨이면 전송사이클로 들어 가서, 상기 외부신호(/DT)가 상승한 다음의 시리얼 사이클[제 6 도(b)의 시각 T6참조]로부터 전송된 데이터를 TAP어드레스를 선두로하여 출력한다. 상기 외부신호(/DT)의 상승타이밍(시각 T4)은, 시리얼 클록신호(SC)의 상승시각 T4로부터 다음의 상승시각 T6까지의 사이에 행할 필요가 있으므로, 그 시간간격 t1(=T5-T4) 및 t2(=T6-T5)에 제한이 있다. 그리고 시리얼 클록신호(SC)의 사이클 타임은 30∼40nsec이기 때문에, 시간간격, t1,t2에 대한 제약은 실제 응용상 심한 것이다. 그래서 이를 완화하기 위해 스플리트(split)전송방식이 고안되었다.
이 스플리트전송방식은 제 7 도를 참조하여 설명한다.
스플리트전송방식이 사용되는 SAM포트의 시리얼 액세스 메모리(2)는 제 7 도(a)에 나타낸 바와 같이 SAM(L)과 SAM(U)의 2개로 분할되어 있다. 이 분할된 SAM(L)과 SAM(U)은 TAP어드레스의 최상위비트(이하, MSB라고도 함)의 "0"과 "1"에 각각 대응하고 있고, 각각 독립적으로 데이터를 전송할 수 있도록 되어 있다. 지금, SAM(L)이 시리얼 액세스를 받고 있는 때에 전송사이클이 생겨 RAM포트의 메모리어레이의 행(R)의 전송을 실행하는 경우를 생각해 보자. 로우 어드레스가 행(R)을 나타내는 것은 제 6 도의 경우와 마찬가지이지만, TAP어드레스의 MSB는 무시되어 시리얼 액세스를 받고 있지 않은 쪽의 MSB(지금의 경우는"1")로 설정된다.
또, 전송동작을 실행하는 것은 설정된 MSB쪽의 SAM(U)이고, 전송된 데이터는 시리얼 액세스가 진행되어 SAM(L)으로부터 SAM(U)으로 이동한 때에 MSB가 새롭게 설정된 TAP어드레스로부터 액세스된다. 제 7 도의 경우, 시리얼 액세스의 시리얼 어드레스가 0∼127까지의 전송사이클이 생기면 시리얼 어드레스가 128∼255인 SAM(U)이 행(R)중의 대응하는 부분으로부터 전송을 받는다. 그리고 시리얼 액세스가 127까지 진행되어 다음의 SC사이클로 들어 가면, TAP어드레스가 액세스되고, 더우기 시리얼 액세스가 계속된다. 이와 같이 시리얼 액세스가 실행되고 있는 분할된 시리얼 액세스 메모리부와 전송이 실행되는 분할된 시리얼 액세스 메모리부가 다른고, 또 TAP어드레스에 액세스하기 전에 사이클의 어드레스가 결정되고 있기 때문에, 제 6 도의 경우와 같은 타이밍의 제약이 없다.
다음에는 이러한 스플리트전송방식을 이용하여 표기화면 테이터를 고속처리하는 데이터 버퍼의 구성방법을 생각해 보자.
DPRAM의 랜덤 액세스 메모리로서는 DRAM이 사용된다. 이 때문에, DRAM의 페이지 모우드를 사용함으로써, 동일 행의 데이타라면 로우 어드레스가 변화하는 경우의 1/2∼1/3의 시간으로 데이터를 액세스할수 있다. 또, 이 행의 데이타는 SAM부로부터 시리얼로 출력되는 데이타에 대응하여 이 시리얼 데이터가 표시화면의 픽셀 데이터(Pixell Data)로 되기 때문에, 화면상에 이들 픽셀을 어떻게 배치하는가가 고속의 화면처리에서는 중요하게 된다. 화면처리상으로는 될 수 있는 한 정방형 영역(正方形領域)의 픽셀을 고속으로 처리할 수 있는 쪽이 어떤 패턴처리에 대해서도 고속으로 된다. 즉, 종, 횡, 경사의 어떤 방향으로도 고속의 화면처리가 가능하다. 그래서 페이지 모우드로 액세스할 수 있는 1행의 데이타를 표시화면의 스캔방향에 대해 어떻게 종방향으로 할당하는가가 중요하게 된다.
화면을 스캔방향으로 4개의 DPRAM, 종방향으로 4개의 DPRAM으로 구성하는, 소위 타일(Tile)로서 4×4를 채용한 경우를 생각해 보자.
제 8 도는 1행의 데이타가 256비트, 시리얼 액세스 메모리(SAM)의 깊이가 256비트인 스플리트전송방식의 DPRAM을 이용한 경우를 나타내고 있다. 또, 화면사이즈는 설명을 간단하게 하기 위해 스캔방향으로 1536픽셀로 한다. 제 8 도(a)에 있어서, R0, R1, R2,···는 랜덤 액세스 메모리(RAM)의 행을 나타내고, 이들의 컬럼방향의 번지가 0∼127인 L과 번지가 128∼255인 U는 스플리트전송에서의 2분할된 SAM에 각각 전송되는 컬럼을 나타낸다. 스캔방향의 1536픽셀은, 그 방향이 4개의 디바이스(M1,M2,M3,M4)로 구성되므로 분할된 부분 SAM의 3개[=1536/(4×128)]분의 데이터에 상당한다. 그래서 부분 SAM의 L과 U를 종방향의 픽셀로 할당하면, 1행의 페이지 모우드에 의한 액세스로 보다 정방향에 가까운 영역을 화면처리할 수 있게 된다. 즉, RAM부의 데이터를 R0L, R1U, R0L, R0U, R1L, R2U,…의 순서로 스플리트전송한다. SAM부로부터는 시리얼로 데이터가 출력되어 픽셀을 스캔해 가므로, 화면상의 데이터구성은 제 8 도(b)에 사선으로 나타낸 영역이 행(R0)의 데이터로 이루어지고 있다. 이 영역은 페이지 모우드로 어느 곳에서도 액세스할 수 있다. 따라서, 화면은 페이지 모우드로 액세스할 수 있도록 제 8 도(b)에 나타낸 타일로 전면에 깔려져 고속의 화면처리가 가능하게 된다.
여기에서, 스캔방향의 데이터구성에 대해서도 좀더 상세히 살펴 보자. 제 9 도에 4개의 DPRAM의 시리얼 데이터로부터 어떻게 픽셀이 구성되는가를 나타냈다. 디바이스(M1∼M4)의 SAM부로부터의 데이터는 병렬-직렬변환[제 9 도(a)참조]된 다음 시리얼로 출력되어 화면의 픽셀을 한점 한점 구성한다. 이렇게 함으로써, 화면표시를 의한 시리얼출력의 1/4의 속도로 SAM의 시리얼 액세스를 하면 되므로, SAM에 걸리는 부담을 경감할 수 있다. 이와 같이 병렬-직렬변환을 행한 때의 픽셀 데이터는 스캔방향으로 순번대로 M1, M2, M3, M4의 DPRAM으로부터의 데이터의 반복으로 된다[제 9 도(b)참조]. 제 8 도(b)에 나타낸 타일의 R0L 등의 틀은 이러한 데이터구성으로 되어 있다.
다음에는 화면사이즈가 상술한 경우와는 다른 경우를 생각해 보자.
제 10 도는 스캔방향의 픽셀수가 1024인 경우이다. 타일의 사이즈를 상술한 것과 동일하게 4×4로 하면, 1024픽셀은 2개[=1024/(4×128)]의 부분 SAM부에 상당한다. 이때, 1행의 분할데이터의 L과 U가 종방향의 픽셀배치에 대응하도록 하기 위해서는, 제 10 도(a)에 나타낸 바와 같은 순번으로 스플리트전송을 행할 필요가 있다. 즉, R0L,R1U,R0U,R1L,……의 순서로 전송하면, 제 10 도(b)의 사선영역을 자유롭게 페이지 모우드로 액세스할 수 있게 된다. 그러나, 이 때의 전송은 SAM에 대해 L과 U가 교차함으로써 종래의 DPRAM에서는 이러한 전송을 행할 수 없다. 물론, 타일의 크기를 바꾸면 이 화면사이즈에서도 교차 전송없이 버퍼를 구성할 수 있지만, 표시화면마다 버퍼 메모리 시스템의 설계를 바꾸지 않으면 안된다. 또, 스캔방향의 타일수는, 제 8 도(b)의 경우에서 알 수 있는 바와 같이 반드시 기수(奇數)가 아니면 교차전송이 생기기 때문에, 반드시 화면사이즈에 대해 낭비가 없는 메모리용량의 최적의 타일 사이즈를 선택할 수 있다고는 할 수 없다.
[발명의 목적]
본발명은 상기한 사정을 고려하여 이루어진 것이고, 표시화면의 사이즈마다 버퍼 메모리 시스템을 바꿀 필요가 없는 화상메모리를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
본 발명에 따른 화상메모리는, 랜덤 액세스가 가능한 메모리 어레이와, 이 메모리어레이와는 비동기적이고 순화적으로 시리얼 액세스되어 2T(n〉1)등분으로 분할된 시리얼 액세스 메모리, 상기 메모리 어레이와 시리얼 액세스 메모리간의 데이터전송을 실행하는 데이터전송수단, 메모리 어레이의 1행(行)의 데이터에 의해 표시화면의 타일이 구성되도록 시리얼 액세스 메모리의 분할부분의 시리얼 액세스의 순번을 결정함과 더불어 메모리 어레이로부터 각 분할부분으로 전송되는 데이터를 행을 결정하는 결정수단 및, 각 분할부분의 시리얼 액세스의 선두번지 및 최종번지중의 적어도 한쪽을 지정하는 지정수단을 구비하고, 상기 데이타전송수단은 상기 결정수단 및 지정수단의 출력에 기초하여 메모리 어레이로부터 시리얼 액세스메모리로의 데이터전송을 실행하는 것을 특징으로 한다.
또, 본 발명에 따른 화상메모리는, 랜덤 액세스가 가능한 메모리 어레이와, 이 메모리 어레이와는 비동기적이고 순화적으로 시리얼 액세스되어 20(〉1)등분으로 분할된 시리얼 액세스 메모리, 이 시리얼 액세스 메모리의 분할부분과 메모리 어레이의 하나의 입출력단위를 이루는 메모리블록간의 데이터전송을 실행하는 데이터전송수단, 상기 메모리블록의 동일 행의 데이터에 의해 표시화면의 타일이 구성되도록 시리얼 액세스메모리의 분할부분의 시리얼 액세스의 순번을 결정함과 더불어 메모리블록으로부터 각 분할부분으로 전송되는 데이터의 행을 결정하는 결정수단 및, 각 분할부분의 시리얼 액세스의 선두번지 및 최종번지중의 적어도 한쪽을 지정하는 지정수단을 구비하고, 상기 데이터전송수단은 상기 결정수단 및 지정수단의 출력에 기초하여 메모리 어레이로 부터 시리얼 액세스 메모리로의 데이터전송을 실행하는 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명의 화상메모리에 의하면, 메모리 어레이의 1행의 데이터에 의해 표시화면의 타일이 구성되도록 결정수단에 의해 시리얼 액세스 메모리의 분할부분의 시리얼 액세스의 순번 및 메모리어레이로부터 각 분할부분으로 전송되는 데이터의 행(行)이 결정된다. 또, 각 분할부분의 시리얼 액세스의 선두번지 및 최종번지중의 적어도 한쪽이 지정수단에 의해 지정된다. 그리고 메모리 어레이로부터 시리얼 액세스 메모리로의 데이터전송이 결정수단 및 지정수단의 출력에 기초하여 데이터전송수단에 의해 실행됨으로써, 버퍼 메모리 시스템을 바꾸지 않고 각종 사이즈의 표시화면에 대응할 수 있게 된다.
또, 상술한 바와 같이 구성된 본 발명의 화상메모리에 의하면, 메모리블록의 동일 행의 데이타에 의해 표시화면의 타일이 구성되도록 결정수단에 의해 시리얼 액세스 메모리의 분할부분의 시리얼 액세스의 순번 및 메모리블록으로부터 각 분할부분으로 전송되는 데이터의 행이 결정된다. 더우기, 각 분할부분의 시리얼 액세스의 선두번지 및 최종번지 중의 적어도 한쪽이 지정수단에 의해 지정된다. 그리고 메모리 어레이로부터 시리얼 액세스 메모리로의 데이터 전송이 결정수단 및 지정수단의 출력에 기초하여 데이터전송수단에 의해 실행됨으로써, 버퍼 메모리 시스템을 바꾸지 않고 각종 사이즈의 표시화면에 대응할 수 있게 된다.
[실시예]
이하, 예시도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제 1 도는 본 발명에 따른 화상메모리의 1 실시예를 나타낸 도면이다.
이 실시예의 화상메모리는, 램덤 액세스가 가능한 16개의 디바이스의 메모리 어레이(1i ; i=1,…, 16 ; 이하, RAM이라고도 함)와 16개의 디바이스의 시리얼 액세스 메모리(2i ; i=1,…, 16 ; 이하, SAM이라고도 함), 데이터전송수단(3), 결정수단(4) 및 지정수단(5)을 구비하고 있고[제 1 도(a)참조], 스캔방향으로 1024개의 픽셀을 갖춘 표시화면(10)의 표시데이터를 기억한다.
상기 각 SAM(2i)은 RAM(1i)과 비동기적이고 또한 순화적으로 시리얼 액세스되어, 본 실시예에서는 4분할되어 있다. 결정수단(4)은, 16개의 RAM(1i,…, 116)의 1행의 데이터에 의해 표시화면(10)의 타일이 구성되도록 각 SAM(2i)의 분할부분의 시리얼 액세스의 순번을 결정함과 더불어 RAM(1i)으로부터 각 분할부분으로 전송되는 데이터의 행을 결정한다. 그리고 지정수단(5)을 이용하여 각 SAM(2i)의 각 분할부분의 시리얼 액세스의 선두번지 또는 최종번지를 지정한다. 데이터전송수단(3)은 각 RAM(1i)과 각 SAM(2i)간의 데이터전송을 실행하는데, 각 RAM(1i)으로부터 SAM(2i)으로의 데이터전송에 대해서는 결정수단(4) 및 지정수단(5)의 출력에 기초하여 실행한다.
다음에는 상기 실시예의 동작을 설명한다. 여기에서는, 각 RAM(1i)과 SAM(2i)의 4분할부분에 대응하는 1행의 컬럼부분을 P0, P1, P2, P3로 하고, 이들 컬럼부분(P0, P1, P2, P3)은 각각 64비트로 구성되어 있는 것으로 한다. 그러면 표시화면(10)의 스캔방향의 픽셀은 4개[=1024/(4×64)]의 분할된 SAM에 상당하게 된다. 그래서 결정수단(4)에 의해 각 RAM(1i)으로부터 SAM(2i)으로의 데이터전송을 순서를 R0P0, R1P1, R2P2, R3P3, R0P1,R1P2, R2P3, R3P0, R0P2, R1P3, R2P0, R3P1, R0P3, R1P0, R2P1, R3P2로 결정한다. 여기에서 R0, R1, R2, R3는 RAM(1i)의 행을 나타내는 것으로, 예컨대 R0P0는 RAM(1i)의 행(R0)의 컬럼부분(P0)을 나타낸다. 한편, 지정수단(5)에 의해 SAM(2i)의 각 분할부분의 시리얼 액세스의 선두번지 또는 최종번지가 지정되지만, 이 실시예의 경우는 후에 설명하겠지만 화면이 빈틈 없이 타일로 다 채워지기 때문에, 지정수단(5)의 출력이 무시된다. 결정수단(4)에 의해 상술한 바와 같이 각 RAM(1)으로부터 SAM(2i)으로의 데이터전송의 순서가 결정되면, 이 결정된 순서에 기초하여 데이터전송수단(3)에 의해 데이터가 전송된다. 그리고, 각 SAM(2i)으로부터 표시화면(10)으로의 데이터전송은 다음과 같이 하여 실행된다.
우선, RAM(1i ; i=1,…,4)으로부터 SAM(2i ; i=1,…,4)으로 전송된 4개의 R0P0의 데이터를 제 9 도에 나타낸 바와 같이 병렬-직렬변환하여 표시화면(10)으로 전송한다. 그후, RAM(1i ; i=1,…,4)으로부터 SAM(2i ; i=1,…,4)으로 전송된 4개의 R1P1의 데이터를 병렬-직렬변환하여 표시화면(10)으로 전송한다. 이와 같이, 결정수단(4)에 의해 결정된 데이터전송의 순서에 따라 RAM(1i ; i=1,…,4)으로부터 SAM(2i ; i=1,…,4)으로 전송된 4개의 RJPK(J,K=0,…,3)의 데이터를 표시화면(10)으로 전송하는 것을 반복한다. 그리고 전송을 완료한 후, 마찬가지로 하여 결정수단(4)에 의해 결정된 데이터전송의 순서에 따라 RAM(1i ; i=5,…,8)으로부터 SAM(2i ; i=5,…,8)으로 전송된 데이터를 표시화면(10)으로 전송하고, 이를 RAM(1i ; i=13,…,16)으로부터 SAM(2i ; i=13,…,16)으로 전송된 데이터를 표시화면(10)으로 전송하기 까지 반복한다. 그러면 16개의 RAM(1i ; i=1,…,16)의 1행의 데이터에 의해 타일[제 1 도(b)에 나타낸 사선부]이 구성되게 된다. 따라서, 이 타일은 페이지 모우드로 고속으로 액세스할 수 있게 된다.
상기 실시예에서는 표시화면(10)의 사이즈가 스캔방향으로 1024개의 픽셀로 이루어진 경우를 나타냈지만, 이 화면사이즈가 얼마이더라도 64비트로 분할된 SAM(2i) 몇개로 스캔방향의 픽셀을 구성할 수 있고, 게다가 전송을 각 부분에서 독립적으로 실행할 수 있으므로 교차한 전송을 행할 필요가 없게 된다.
다음으로, 화면이 빈틈 없이 타일로 다 채워지지 않은 경우에는, 각 분할부분에서의 전송이 지정수단(5)에 의해 지정된 TAP어드레스의 제어를 규칙적으로 행할 필요가 있다. 이하, 이것을 설명한다.
제 2 도와 제 3 도에 전송데이타와 TAP어드레스의 관계의 일례를 나타냈다. 우선, 제 2 도는 시리얼 액세스가 새로운 분할 SAM으로 진행된 때에 그 부분에서의 선두 시리얼 어드레스를 TAP어드레스가 지정하는 방식의 경우이다. 행(R0)으로부터 데이터가 전송되고 있는 시리얼 어드레스 0∼63의 SAM(P0)의 액세스중에 SAM(P2)에 있는 TAP0를 지정하는 행(R2)으로부터의 전송이 들어 오면, SAM(P2)에서만 전송이 실행되고, 시리얼 어드레스 63의 다음은 TAP0로 시리얼 액세스가 비월한다. 다음에, 시리얼 어드레스 TAP0∼191의 SAM(P2)의 액세스중에 SAM(P1)에 있는 TAP2를 지정하는 행(R3)으로부터의 전송이 들어오면, SAM(P1)에서만 전송이 실행되고, 시리얼 어드레스 191의 다음은 TAP2로 시리얼 액세스가 비월한다. 다음에, 시리얼 어드레스 TAP2∼127의 SAM(P1)의 액세스중 SAM(P3)에 있는 TAP1을 지정하는 행(R1)으로부터의 전송이 들어 오면, SAM(P3)에서만 전송이 실행되고, 시리얼 어드레스 127의 다음은 TAP1으로 시리얼 액세스가 비월한다. 그리고 SAM(P3)의 액세스중에 전송이 없으면 시리얼 어드레스 255의 다음은 어드레스 0으로 액세스가 순환해 간다.
제 3 도는 시리얼 액세스가 새로운 분할 SAM으로 진행된 때에 그 부분에서의 최초 시리얼 어드레스를 TAP어드레스가 지정하는 경우를 나타낸 것이다. 행(R0)으로부터의 데이터가 전송된 시리얼 어드레스0∼63의 SAM(P0)의 액세스중에 SAM(P2)에 있는 TAP0를 지정하는 행(R2)으로부터의 전송이 들어 오면, SAM(P2)에서만 전송이 실행되고, 어드레스 63의 다음은 어드레스 128로 시리얼 액세스가 비월한다. 다음에, 시리얼 어드레스 128∼TAP0의 SAM(P2)의 액세스중에 SAM(P1)에 있는 TAP2를 지정하는 행(R3)으로부터의 전송이 들어오면 SAM(P1)에서만 전송이 실행되고, 시리얼 어드레스 TAP0의 다음은 어드레스 64로 시리얼 액세스가 비월한다. 다음에, 시리얼 어드레스 64∼TAP2의 SAM(P1)의 액세스중에 SAM(P3)에 있는 TAP1을 지정하는 행(R1)으로부터의 전송이 들어오면 SAM(P3)에서만 전송이 실행되고, 시리얼어드레스 TAP2의 다음은 어드레스 192로 시리얼 액세스가 비월한다. TAP1의 다음은 어드레스 0으로 액세스가 순환해 간다.
상기 실시예에서는 TAP어드레스가 선두인 경우와 최종인 경우에 대해 별도로 나타냈지만, 각 전송의 지정시에 어느 쪽의 TAP방식을 채택할 것인가 선택 할 수 있도록 해두면 물론 양자를 혼합하여 실행할 수도 있다. 이상과 같은 TAP어드레스제어가 가능하면, 임의의 화면사이즈의 표시화면에 대응할 수 있다. 제 4 도에 나타낸 바와 같이 타일로 스캔방향이 빈틈 없이 다 채워지지 않은 경우, 일번단의 타일에 있어서는 Case1[제 4 도(a)참조]과 같이 선두 TAP어드레스를 적당히 선택해 주거나, Case2[제 4 도(b)참조]와 같이 최종 TAP어드레스를 적당히 선택해 주면, 픽셀의 수와 시리얼 액세스의 수를 빈틈 없이 일치시킬 수 있다.
또는, 제 5 도에 나타낸 바와 같이 사이즈 자체를 바꾸어 타일로 스캔방향이 빈틈 없이 다 채워지도록 할 수도 있다. 이 경우, Case1[제 5 도(b)참조]와 같이 최종 TAP어드레스를 적당히 선택해 주면, 타일의 변경된 픽셀 수에 빈틈 없는 시리얼 액세스수의 분할 SAM을 구성할 수 있다. 이들 경우에 있어서, 스캔방향의 타일수는 우수라도 좋고 기수라도 좋은 등, 어떠한 제약도 없으므로, 화면사이즈에 최적의 메모리용량을 구성할 수 있다.
마지막으로, 전송사이클에서 지정한 TAP어드레스가 시리얼 액세스를 실행하고 있는 분할 SAM내에 있는 경우의 대처방법에 대해 생각해 보자. 이 경우에는 시리얼 액세스가 실행되고 있는 부분 SAM과 전송이 실행되는 부분 SAM이 일치에 버리기 때문에, 다음과 같은 3가지의 방법을 생각할 수 있다.
1. 전송시의 타이밍 규정을 제 6 도의 경우와 동일하게 RAM과 SAM의 데이터전송을 실행한다.
2. 전송은 무시된다.
3. TAP어드레스의 비트중 분할된 SAM부분을 지정하는 비트의 내용이 무시되고, 시리얼 액세스를 실행하고 있는 다음의 분할 SAM의 비트의 값이 설정된다.
여기에서, 다음의 분할 SAM이란 전송사이클이 들어가지 않고 시리얼 액세스를 계속한 경우에 순차로 액세스되는 분할 SAM을 말한다.
이상의 설명에서는 SAM을 4분할한 경우를 예로 들어 왔지만, 분할 수는 2의 n승(n〉1)이면 좋은 것은 물론이다.
또, RAM중의 하나의 입출력단위의 1행의 데이터가 분할되어 부분 SAM의 데이터로서 전송되는 경우를 주로 나타냈지만, 각 부분 SAM에 각각이 하나의 입출력단위로 되는 RAM을 대응시켜도 좋다. 이 경우, 행은 각 부분 SAM에서 동일의 어드레스의 행이 선택되지만, 물론 전송은 선택적으로 제어할 수 있도록 한다. 이 경우에는 RAM의 비트구성과 SAM의 비트구성이 달라지게 된다(예컨대, RAM이 ×16인데 비해 SAM은 ×4 등).
한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 버퍼 메모리 시스템을 바꾸지 않고 각종 사이즈의 표시 화면에 대응할 수 있는 화상메모리를 제공할 수 있게 된다.

Claims (2)

  1. 랜덤 액세스가 가능한 메모리 어레이(1i)와, 이 메모리 어레이(1i)와는 비동기적이고 순회적으로 시리얼 액세스되어 2n(n〉1)등분으로 분할된 시리얼 액세스 메모리(2i) 상기 메모리 어레이(1i)와 시리얼 액세스 메모리(2i)간의 데이터전송을 실행하는 데이터전송수단(3), 상기 메모리 어레이(1i)의 1행(1行)의 데이터에 의해 표시화면의 타일이 구성되도록 상기 시리얼 액세스 메모리(2i)의 분할부분의 시리얼 액세스의 순번을 결정함과 더불어 상기 메모리 어레이(1i)로부터 각 분할부분으로 전송되는 데이터를 행을 결정하는 결정수단(4) 및 각 분할부분의 시리얼 액세스의 선두번지 및 최종번지중의 적어도 한쪽을 지정하는 지정수단(5)을 구비하고, 상기 데이타전송수단(3)은 상기 결정수단(4) 및 지정수단(5)의 출력에 기초하여 상기 메모리 어레이(1i)로부터 시리얼 액세스 메모리(2i)로의 데이터전송을 실행하는 것을 특징으로 하는 화상메모리.
  2. 랜덤 액세스가 가능한 메모리 어레이(1i)와, 이 메모리 어레이(1i)와는 비동기적이고 순회적으로 시리얼 액세스되어 2n(n〉1)등분으로 분할된 시리얼 액세스 메모리(2i), 이 시리얼 액세스 메모리(2i)의 분할부분과 상기 메모리 어레이(1i)의 하나의 입출력단위를 이루는 메모리블록간의 데이터전송을 실행하는 데이터 전송수단(3), 상기 메모리블록의 동일 행의 데이터에 의해 표시화면의 타일이 구성되도록 상기 시리얼 액세스 메모리(2i)의 분할부분의 시리얼 액세스의 순번을 결정함과 더불어 상기 메모리블록으로부터 각 분할부분으로 전송되는 데이터의 행을 결정하는 결정수단(4) 및, 각 분할부분의 시리얼 액세스의 선두번지 및 최종번지중의 적어도 한쪽을 지정하는 지정수단(5)을 구비하고, 상기 데이타전송수단(3)은 상기 결정수단(4) 및 지정수단(5)의 출력에 기초하여 상기 메모리 어레이(1i)로부터 시리얼 액세스 메모리(2i)로의 데이터전송을 실행하는 것을 특징으로 하는 화상메모리.
KR1019910003713A 1990-03-13 1991-03-08 화상메모리 KR950000497B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-62035 1990-03-13
JP2062035A JPH0821233B2 (ja) 1990-03-13 1990-03-13 画像メモリおよび画像メモリからデータを読み出す方法

Publications (1)

Publication Number Publication Date
KR950000497B1 true KR950000497B1 (ko) 1995-01-24

Family

ID=13188509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910003713A KR950000497B1 (ko) 1990-03-13 1991-03-08 화상메모리

Country Status (5)

Country Link
US (4) US5581733A (ko)
EP (1) EP0447937B1 (ko)
JP (1) JPH0821233B2 (ko)
KR (1) KR950000497B1 (ko)
DE (1) DE69126055T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623624A (en) * 1993-02-01 1997-04-22 Micron Technology, Inc. Memory control architecture for high speed transfer options
GB2277012B (en) * 1993-04-08 1997-06-18 Sony Uk Ltd Image data storage
JP3435205B2 (ja) * 1994-03-16 2003-08-11 株式会社東芝 半導体記憶装置
DE69629331T2 (de) * 1995-06-02 2004-02-12 Sun Microsystems, Inc., Mountain View System und Verfahren zur Bereitstellung einer flexiblen Speicherhierarchie
US6950095B2 (en) * 2000-06-19 2005-09-27 Lg Electronics Inc. Apparatus and method for inputting and displaying data for refrigerator
US6670960B1 (en) 2000-09-06 2003-12-30 Koninklijke Philips Electronics N.V. Data transfer between RGB and YCRCB color spaces for DCT interface
US6940523B1 (en) 2000-11-15 2005-09-06 Koninklijke Philips Electronics N.V. On the fly data transfer between RGB and YCrCb color spaces for DCT interface
US6681309B2 (en) * 2002-01-25 2004-01-20 Hewlett-Packard Development Company, L.P. Method and apparatus for measuring and optimizing spatial segmentation of electronic storage workloads

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4747081A (en) * 1983-12-30 1988-05-24 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing serial shift registers selected by column address
JPS61251967A (ja) * 1985-04-30 1986-11-08 Fanuc Ltd 画像処理装置
JPS61267148A (ja) * 1985-05-22 1986-11-26 Hitachi Ltd 記憶回路
DE3786358T2 (de) * 1986-03-10 1993-10-14 Nec Corp Halbleiterspeicher mit System zum seriellen Schnellzugriff.
US5170157A (en) * 1986-05-20 1992-12-08 Takatoshi Ishii Memory device for an image display apparatus having a serial port and independently operable data registers
JPS634493A (ja) * 1986-06-24 1988-01-09 Mitsubishi Electric Corp デユアルポ−トメモリ
US4800530A (en) * 1986-08-19 1989-01-24 Kabushiki Kasiha Toshiba Semiconductor memory system with dynamic random access memory cells
JPS6359641A (ja) * 1986-08-29 1988-03-15 Fujitsu Ltd 画像メモリ
JPS63123142A (ja) * 1986-11-12 1988-05-26 Nec Corp 半導体記憶装置
US5222047A (en) * 1987-05-15 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for driving word line in block access memory
US5195056A (en) * 1987-05-21 1993-03-16 Texas Instruments, Incorporated Read/write memory having an on-chip input data register, having pointer circuits between a serial data register and input/output buffer circuits
US5283866A (en) * 1987-07-09 1994-02-01 Ezel, Inc. Image processing system
JPS6473430A (en) * 1987-09-14 1989-03-17 Hudson Soft Co Ltd Memory access control device
US5179687A (en) * 1987-09-26 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device containing a cache and an operation method thereof
JPH0748301B2 (ja) * 1987-12-04 1995-05-24 富士通株式会社 半導体記憶装置
DE3850483T2 (de) * 1987-12-21 1994-10-20 Toshiba Kawasaki Kk Halbleiterspeicher, der fähig zur Verbesserung der Datenwiedereinschreibgeschwindigkeit ist.
US5157776A (en) * 1987-12-30 1992-10-20 Zenith Data Systems Corporation High speed memory for microcomputer systems
US5329489A (en) * 1988-03-31 1994-07-12 Texas Instruments Incorporated DRAM having exclusively enabled column buffer blocks
US5481496A (en) * 1988-06-27 1996-01-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device and method of data transfer therefor
JPH0283899A (ja) * 1988-09-20 1990-03-23 Fujitsu Ltd 半導体記憶装置
JP3028963B2 (ja) * 1988-09-21 2000-04-04 株式会社東芝 ビデオメモリ装置
US5142637A (en) * 1988-11-29 1992-08-25 Solbourne Computer, Inc. Dynamic video RAM incorporating single clock random port control
JP2993671B2 (ja) * 1989-01-07 1999-12-20 三菱電機株式会社 半導体記憶装置
US5257237A (en) * 1989-05-16 1993-10-26 International Business Machines Corporation SAM data selection on dual-ported DRAM devices
US5001672A (en) * 1989-05-16 1991-03-19 International Business Machines Corporation Video ram with external select of active serial access register
US5065368A (en) * 1989-05-16 1991-11-12 International Business Machines Corporation Video ram double buffer select control
US5157775A (en) * 1989-12-15 1992-10-20 Eastman Kodak Company Dual port, dual speed image memory access arrangement
US5179372A (en) * 1990-06-19 1993-01-12 International Business Machines Corporation Video Random Access Memory serial port access

Also Published As

Publication number Publication date
US5581733A (en) 1996-12-03
US6389521B1 (en) 2002-05-14
EP0447937A3 (en) 1993-01-27
EP0447937A2 (en) 1991-09-25
EP0447937B1 (en) 1997-05-14
JPH0821233B2 (ja) 1996-03-04
US6134637A (en) 2000-10-17
US5893167A (en) 1999-04-06
JPH03263683A (ja) 1991-11-25
DE69126055T2 (de) 1997-09-25
DE69126055D1 (de) 1997-06-19

Similar Documents

Publication Publication Date Title
US5319603A (en) Multiport semiconductor memory device having RAM blocks and SAM blocks
US5815169A (en) Frame memory device for graphics allowing simultaneous selection of adjacent horizontal and vertical addresses
EP0147500A2 (en) Semiconductor memory device
KR920010558B1 (ko) 비디오 메모리장치
JPH0636311B2 (ja) ２重ポートｖｒａｍメモリ
JPH07168754A (ja) 方形画像をローディング及び読み出す方法
KR950000497B1 (ko) 화상메모리
JPS62202246A (ja) メモリ装置
JPH0141994B2 (ko)
JP3489228B2 (ja) 画像記憶装置
US20020083266A1 (en) Image data organization into pixel tile memory matrix
CN101127901B (zh) 用于存储图像数据的存储装置和存储图像数据的方法
KR940009283B1 (ko) 화상메모리
US5134582A (en) Memory system for ANDing data bits along columns of an inverted memory array
JPH0535879B2 (ko)
EP0588129B1 (en) Semiconductor memory device
US5519413A (en) Method and apparatus for concurrently scanning and filling a memory
JP3288327B2 (ja) 映像メモリ回路
JP2000029782A (ja) メモリ制御方法及び装置
JP3002951B2 (ja) 画像データ記憶制御装置
JP3596644B2 (ja) 画像処理装置およびその処理方法
JPH0346832B2 (ko)
JPH0132956B2 (ko)
JPH05198167A (ja) 半導体記憶装置
JPH06105450B2 (ja) データ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061229

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee