KR940027311A - 반도체 소자의 출력 버퍼 - Google Patents
반도체 소자의 출력 버퍼 Download PDFInfo
- Publication number
- KR940027311A KR940027311A KR1019930007550A KR930007550A KR940027311A KR 940027311 A KR940027311 A KR 940027311A KR 1019930007550 A KR1019930007550 A KR 1019930007550A KR 930007550 A KR930007550 A KR 930007550A KR 940027311 A KR940027311 A KR 940027311A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- terminal
- current mirror
- output terminal
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 반도체 소자의 출력 버퍼에 관한 기술로, 반도체 소자 내부의 데이타 출력단의 전위와 전원선(Vcc, Vss) 사이의 전위를 비교하되, "고" 전위 데이타를 출력하는 경우에는 Vcc와 데이타 출력단간의 전위를 비교하여 데이타 출력단의 전위가 예정치 보다 높아지면 출력 버퍼를 일정시간 디스에이블시키고, "저" 전위 데이타를 출력하는 경우에는 출력단과 접지 전원선간의 전위를 비교하여 데이타 출력단의 전위가 접지 전원선보다 낮아지면 일정시간 동안 출력버퍼를 디스에이블되도록 하여 출력의 잡음을 제거할 수 있는 반도체 소자의 출력 버퍼에 관해 기술된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명의 실시예, 제 4A 및 제4B도는 제 3 도의 제1 및 제 2 검출기의 상세회로도, 제 5 도는 제 1 도의 출력 파형도.
Claims (4)
- Vcc 및 Vss간에 PMOS 트랜지스터 P1 및 NMOS 트랜지스터 N2가 직렬 접속되고, PMOS 트랜지스터 P1의 게이트 단자에 반전 게이트 G1을 통해 제 1 입력신호(A1)가 공급되고, NMOS 트랜지스터 N2의 게이트 단자에 반전 게이트 G2를 통해 제 2 입력신호(A2)가 공급되도록 구성되는 반도체 소자의 출력 버퍼에 있어서, 상기 PMOS 트랜지스터 P1의 게이트 단자에는 상기 제 1 입력신호(A1) 및 제 1 제어신호(C1)를 입력으로 하여 논리 조합하는 낸드 게이트 G3의 출력단자를 접속시키고, 상기 NMOS 트랜지스터 N2의 게이트 단자에는 상기 제 2 입력신호(A2) 및 제 2 제어신호(C2)를 입력으로 하여 논리 조합하는 노아게이트 G4의 출력단자가 접속 구성되는 것을 특징으로 하는 반도체 소자의 출력 버퍼.
- 제 1 항에 있어서, 상기 제 1 및 제 2 제어신호(C1 및 C2)를 생성하기 위하여 상기 PMOS 트랜지스터 P1의 드레인 및 소스 단자간에 접속되는 제 1 검출기(1)와, 상기 NMOS 트랜지스터 N2의 드레인 및 소스 단자간에 접속되는 제 2 검출기(2)를 포함하는 것을 특징으로 하는 반도체 소자의 출력 버퍼.
- 제 2 항에 있어서, 상기 제1 검출기(1)는 Vcc 단자로부터 접속되되 PMOS 트랜지스터 P2, P3, P4 및 P5로 구성되는 제 1 전류미러(5)와, 상기 제 1 전류미러(5)의 한 단자로부터 접속되며 게이트 단자가 Vcc 라인에 접속되는 NMOS 트랜지스터 N3와, 상기 제 1 전류미러(5)의 다른 단자로부터 접속되며 게이트 단자가 출력단(do)에 접속되는 NMOS 트랜지스터 N4와, 상기 NMOS 트랜지스터 N3 및 N4의 접속점과 Vss간에 접속되며 게이트 단자가 상기 제 1 전류미러(5)의 PMOS 트랜지스터 P2 및 P5의 게이트 단자에 접속되는 NMOS 트랜지스터 N9와, 상기 제 1 전류미러(5)의 출력단자(Q1)로부터 접속되는 제 1 지연회로(3)와, 상기 제 1 전류미러(5)의 출력단자(Q1) 및 상기 제 1 지연회로(3)로부터 접속되는 노아 게이트 G6와, 상기 노아 게이트 G6로부터 접속되는 반전 게이트 G5로 구성되는 것을 특징으로 하는 반도체 소자의 출력 버퍼.
- 제 2 항에 있어서, 상기 제 2 검출기(2)는 Vss 라인으로부터 접속되되 NMOS 트랜지스터 N5, N6, N7 및 N8로 구성되는 제 2 전류미러(6)와, 상기 제 2 전류미러(6)의 한 단자로부터 접속되며 게이트 단자가 Vss라인에 접속되는 PMOS 트랜지스터 P6와, 상기 제 2 전류미러(6)의 다른 단자로부터 접속되며 게이트 단자가 출력단(do)에 접속되는 PMOS 트랜지스터 P7와, 상기 PMOS 트랜지스터 P6 및 P7의 접속점과 Vcc 라인간에 접속되되 게이트 단자가 상기 제 2 전류미러(6)의 NMOS 트랜지스터 N5 및 N8의 게이트 단자에 접속되는 PMOS 트랜지스터 P8와, 상기 제 2 전류미러(6)의 출력단자(Q2)로부터 접속되는제 2 지연회로(4)와, 상기 제 2 전류미러(6)의 출력단자(Q2) 및 상기 제 2 지연회로(4)로부터 접속되는 낸드 게이트 G7와, 상기 낸드 게이트 G7로부터 접속되는 반전 게이트 G8로 구성되는 것을 특징으로 하는 반도체 소자의 출력 버퍼.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930007550A KR950007838B1 (ko) | 1993-05-03 | 1993-05-03 | 반도체소자의 출력버퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930007550A KR950007838B1 (ko) | 1993-05-03 | 1993-05-03 | 반도체소자의 출력버퍼 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940027311A true KR940027311A (ko) | 1994-12-10 |
| KR950007838B1 KR950007838B1 (ko) | 1995-07-20 |
Family
ID=19354855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930007550A KR950007838B1 (ko) | 1993-05-03 | 1993-05-03 | 반도체소자의 출력버퍼 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950007838B1 (ko) |
-
1993
- 1993-05-03 KR KR1019930007550A patent/KR950007838B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950007838B1 (ko) | 1995-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930008859A (ko) | 직류 전류를 제거한 데이타 출력 버퍼 | |
| KR940017201A (ko) | 데이타 출력 버퍼 | |
| KR970051131A (ko) | 반도체 메모리의 센스 앰프 출력 제어 회로 | |
| KR970055474A (ko) | 프리차지회로를 내장한 씨모스(cmos) 출력회로 | |
| US5990708A (en) | Differential input buffer using local reference voltage and method of construction | |
| US6825699B2 (en) | Charge pump circuit, passive buffer that employs the charge pump circuit, and pass gate that employs the charge pump circuit | |
| KR970022759A (ko) | 메모리의 어드레스 천이 검출회로 | |
| KR940025178A (ko) | 데이터 출력회로 | |
| KR940027311A (ko) | 반도체 소자의 출력 버퍼 | |
| KR100333696B1 (ko) | 스탠바이전류감소를위한입력버퍼 | |
| JP2697444B2 (ja) | 出力バッファ回路 | |
| KR0179810B1 (ko) | 메모리의 출력버퍼회로 | |
| KR100258853B1 (ko) | 데이타 출력 버퍼 회로 | |
| KR100263675B1 (ko) | 반도체메모리소자의출력버퍼 | |
| KR100239410B1 (ko) | 데이타 버스 프리차지 회로 | |
| KR0117120Y1 (ko) | 와이어드 낸드 로직 게이트 회로 | |
| KR100474587B1 (ko) | 센스앰프출력회로 | |
| KR0154747B1 (ko) | 저전력 레벨 컨버터 | |
| KR970013802A (ko) | 출력 버퍼 회로 | |
| KR930001208A (ko) | 저잡음 데이타 출력 버퍼 | |
| KR0157956B1 (ko) | 출력 버퍼회로 | |
| KR200211288Y1 (ko) | 슈미트 트리거 회로 | |
| KR19980058473A (ko) | 반도체 메모리소자의 출력버퍼회로 | |
| KR970008891A (ko) | 반도체 소자의 출력버퍼 회로 | |
| JPH08287679A (ja) | 入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |