KR940022565A - 메모리 셀의 과소거시에도 데이타를 판독 출력하는 전기적으로 소거가능한 비휘발성 반도체 메모리 - Google Patents

메모리 셀의 과소거시에도 데이타를 판독 출력하는 전기적으로 소거가능한 비휘발성 반도체 메모리 Download PDF

Info

Publication number
KR940022565A
KR940022565A KR1019940001685A KR19940001685A KR940022565A KR 940022565 A KR940022565 A KR 940022565A KR 1019940001685 A KR1019940001685 A KR 1019940001685A KR 19940001685 A KR19940001685 A KR 19940001685A KR 940022565 A KR940022565 A KR 940022565A
Authority
KR
South Korea
Prior art keywords
line
voltage
lines
row
column
Prior art date
Application number
KR1019940001685A
Other languages
English (en)
Other versions
KR960005356B1 (ko
Inventor
데츠지 다케구치
Original Assignee
세키자와 스토무
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5738193A external-priority patent/JP3128383B2/ja
Priority claimed from JP13205093A external-priority patent/JPH06349288A/ja
Application filed by 세키자와 스토무, 후지쓰 가부시키가이샤 filed Critical 세키자와 스토무
Publication of KR940022565A publication Critical patent/KR940022565A/ko
Application granted granted Critical
Publication of KR960005356B1 publication Critical patent/KR960005356B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 목적은 메모리 셀의 과소거시에도 정정 데이터를 판독 출력하는 전기적으로 소거 가능한 비휘발성 반도체 메모리를 제공하는 것이다. 본 발명의 비휘발성 반도체 메모리에 있어서, 워드 라인에 접속되는 게이트를 갖는 선택 트랜지스터는 복수의 메모리 셀로 구성되는 각 그룹에 제공되고, 동일 그룹의 메모리 셀의 소스는 선택 트랜지스터를 통하여 공통 소스에 접속된다. 기록 및 소거의 경우, 소스-드레인 관계는 이전 실시된 것에서 반전되어, 기록시 드레인은 접지되고 정전압은 소스에 인가되는 반면, 소거시 소스는 접지되고 고전압이 드레인에 인가된다. 본 발명의 또다른 모드에 따른 비휘발성 반도체 메모리에서, 소스 라인은 모든 하나 또는 복수의 워드 라인에 대해 독립하여 제공된다. 판독의 경우, 판독시 선택된 메모리 셀이 접속되는 소스 라인, 워드 라인 및 비트 라인에 저공급 전압, 고공급 전압 및 고공급 전압보다 낮은 정전압이 각각 공급되는 반면, 선택된 메모리 셀이 접속되지 않는 소스 라인 및 워드 라인에 고공급 전압 및 저공급 전압이 각각 공급되고, 선택된 메모리 셀이 접속되지 않는 비트 라인은 개방상태가 된다.

Description

메모리 셀의 과소거시에도 데이터를 판독 출력하는 전기적으로 소거가능한 비휘발성 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 11도는 본 발명의 제1실시예의 구성을 나타낸 도면.

Claims (20)

  1. 격자형으로 배열된 복수의 제1로우 라인(2A,2B,…) 및 복수의 제1컬럼 라인(3A,3B,…)과; 상기 제1로우 라인에 평행하게 배열된 복수의 제2로우 라인(4A,4B,…)과; 상기 제1로우 라인과 상기 제1컬럼 라인간의 상호접속부에 각각 배열되고, 상기 제1로우 라인중 하나에 접속된 제어전극, 상기 제2로우 라인중 하나에 접속된 제1전극 및 상기 제1컬럼 라인중 하나에 접속된 제어 전극, 상기 제2컬럼 라인(5) 중 하나에 접속된 제1전극 및 상기 제2로우 라인중 하나에 접속된 제2전극을 갖는 복수의 비휘발성 메모리 소자(1AA,1AB,1AC, …,1BA,…)와; 상기 제1컬럼 라인(3A,3B,…)과 평행하게 배열된 하나 이상의 제2컬럼 라인(5)과; 상기 제2컬럼 라인과 상기 제1로우(2A,2B,…)간의 상호접속부에 각각 배치되고, 상기 제1로우 라인중 하나에 접속된 제2전극을 갖는 복수의 능동 소자(6A,6B,…)를 포함하고, 판독의 경우, 판독시 선택된 메모리 소자가 접속되는 제1로우 라인에 제3전압(5V)이 인가되고, 나머지 제1로우 라인에 제1전압(OV)이 인가되며, 상기 선택된 메모리 소자가 접속되는 제1컬럼 라인에 제2전압(1V)이 인가되고, 상기 제1전압(OV)은 상기 제2컬럼 라인(5)뿐만 아니라 나머지 제1컬럼 라인에 인가되며, 기록의 경우, 기록시 선택된 메모리 소자가 접속되는 제1로우 라인에 제5전압(12V)이 인가되고, 상기 제1전압(OV)은 나머지 제1로우 라인에 인가되며, 상기 제1전압(OV)은 상기 선택된 메모리 소자가 접속되는 제1컬럼 라인에 인가되고, 상기 제2컬럼 라인(5)에 제4전압(6V)이 인가되며, 상기 선택된 메모리 소자에 접속된 상기 제1컬럼 라인 이외의 다른 제1컬럼 라인들은 개방상태가 되고, 소거의 경우, 상기 제1로우 라인에 상기 능동 소자(6A,6B,…)를 비전도성 상태에 놓이게 하기 위한 제7전압이 인가되고, 상기 제1컬럼 라인에 소거시의 제6전압이 인가되는 것을 특징으로 하는 비휘발성 반도체 메모리.
  2. 제1항에 있어서, 상기 비휘발성 메모리 소자(1AA,1AB,1AC, …,1BA,…)각각의 상기 제2전극에 불순물 농도 경도를 감소시킴으로써 파괴 강도를 증가시킬 수 있는 구조가 제공되는 것을 특징으로 하는 비휘발성 반도체 메모리.
  3. 제1항에 있어서,상기 비휘발성 메모리 소자(1AA,1AB,1AC, …,1BA,…)각각의 상기 제1전극에 불순물 농도 경도를 감소시킴으로써 핫 캐리어 발생 효율을 증진시킬 수 있는 구조가 제공되는 것을 특징으로 하는 비휘발성 반도체 메모리.
  4. 제1항에 있어서, 상기 비휘발성 메모리 소자(1AA,1AB,1AC, …,1BA,…)각각의 상기 제2전극에 불순물 농도 경도를 감소시킴으로써 파괴 강도를 증가시킬 수 있는 구조가 제공되고, 상기 제1전극에 불순물 농도 경도를 감소시킴으로써 핫 캐리어 농도 효율을 증진시킬 수 있는 구조가 제공되는 것을 특징으로 하는 비휘발성 반도체 메모리.
  5. 제1항에 있어서, 상기 비휘발성 메모리 소자(1AA,1AB,1AC, …,1BA,…)각각의 상기 제2전극의 파괴 강도는 상기 제1전극의 파괴 강도보다 더 큰 것을 특징으로 하는 비휘발성 반도체 메모리.
  6. 제1항에 있어서, 상기 비휘발성 메모리 소자(1AA,1AB,1AC, …,1BA,…)각각의 상기 제2전극의 불순물 농도 경도는 상기 제1전극의 불순물 농도 경도보다 완만한 것을 특징으로 하는 비휘발성 반도체 메모리.
  7. 제1항에 있어서, 상기 제6전압은 소거동작이 한번에 하나씩 선택된 제1컬럼 라인에 일어날 수 있도록 소거시 개별적 선택 방식으로 상기 제1컬럼 라인에 인가될 수 있는 것을 특징으로 하는 비휘발성 반도체 메모리.
  8. 제1항에 있어서, 상기 제6전압이 인가되는 둘 이상의 제1컬럼 라인에 접속되는 비휘발성 메모리 소자들이 동시에 소거될 수 있도록 상기 제6전압은 소거시 둘 이상의 상기 제1컬럼 라인에 선택적으로 인가될 수 있는 것을 특징으로 하는 비휘발성 반도체 메모리.
  9. 제1항에 있어서, 상기 제7전압은 부전압이고 상기 제6전압은 상기 제3전압과 동일한 것을 특징으로 하는 비휘발성 반도체 메모리.
  10. 제1항에 있어서, 기록 동작 동안 에러 기록을 방지하기 위한 제8전압이 비선택 메모리 소자에 접속된 제1컬럼 라인에 인가되는 것을 특징으로 하는 비휘발성 반도체 메모리.
  11. 제10항에 있어서, 상기 제4전압(6V)을 상기 제2컬럼 라인에 인가하는 것과 거의 동시에 비선택 메모리 소자에 접속된 제1컬럼 라인에 상기 제8전압을 인가하는 것을 특징으로 하는 비휘발성 반도체 메모리.
  12. 제10항에 있어서, 상기 비선택 메모리 소자에 접속된 상기 제1컬럼 라인 및 상기 제2컬럼 라인에 상기 제8전압 및 상기 제4전압(6V)이 각각 인가된 후 상기 제1로우 라인에 상기 제5전압이 인가되는 것을 특징으로 하는 비휘발성 반도체 메모리.
  13. 격자형으로 배열된 복수의 제1로우 라인(2A,2B,…) 및 복수의 제1컬럼 라인(3A,3B,…)과; 상기 제1로우 라인과 평행하게 배열된 복수의 제2로우 라인(4A,4B,…)과; 상기 제1로우 라인과 상기 제1컬럼 라인간의 상호접속부에 각각 배열되고, 상기 제1로우 라인중 하나에 접속된 제어전극, 상기 제2로우 라인중 하나에 접속된 제1전극 및 상기 제1컬럼 라인중 하나에 접속된 제2전극을 갖는 복수의 비휘발성 메모리 소자를 구비하고, 판독의 경우, 판독시 선택된 비휘발성 메모리 소자가 접속되는 제1로우 라인, 제2로우 라인 및 제1컬럼 라인에 고공급 전압, 저공급 전압 및 고공급 전압보다 낮은 정전압이 각각 공급되고, 반면에 상기 선택된 비휘발성 메모리소자가 접속되지 않는 제1로우 라인 및 제2로우 라인에 상기 저공급 전압 및 상기 고공급 전압이 각각 공급되고, 상기 선택된 비휘발성 메모리 소자가 접속되지 않는 제1컬럼 라인은 개방상태인 것을 특징으로 하는 비휘발성 반도체 메모리.
  14. 제13항에 있어서, 상기 제2로우 라인들은 상기 제1로우 라인들과 대응관계로 제공되고 상기 제2로우 라인 각각의 전위는 독립적으로 제어 가능한 것을 특징으로 하는 비휘발성 반도체 메모리.
  15. 제14항에 있어서, 상기 제2로우 라인의 전압이 입력되고 그 출력이 대응하는 제1로우 라인에 인가되는 인버터가 상기 제2로우 라인 각각에 제공되고, 상기 인버터의 공급 전압 레벨은 동작모드에 따라 변하는 것을 특징으로 하는 비휘발성 반도체 메모리.
  16. 제14항에 있어서, 상기 제1로우 라인의 전압이 입력되고 그 출력이 대응하는 제2로우 라인에 인가되는 인버터가 상기 제1로우 라인 각각에 제공되고, 상기 인버터의 공급 전압 레벨은 동작모드에 따라 변하는 것을 특징으로 하는 비휘발성 반도체 메모리.
  17. 제13항에 있어서, 상기 제1로우 라인은 2n라인의 그룹으로 분할되고, 상기 제2로우 라인은 상기 제1로우 라인의 그룹중 한 그룹에 각각 접속되는 공통 제2로우 라인을 형성하고, 상기 공통 제2로우 라인 각각의 전압은 독립적으로 제어 가능한 것을 특징으로 하는 비휘발성 반도체 메모리.
  18. 제17항에 있어서, 상기 제1로우 라인의 전압 및 상기 제1로우 라인을 포함한 그룹과 관련되는 공통 제2로우 라인의 전압이 입력되고, 그 출력이 상기 제1로우 라인에 인가되는 NOR게이트가 상기 제1로우 라인 각각에 제공되고, 상기 NOR게이트의 공급 전압 레벨은 동작 모드에 따라 변하는 것을 특징으로 하는 비휘발성 반도체 메모리.
  19. 제1항에 있어서, 상기 비휘발성 메모리 소자로 구성되는 정상 셀 매트릭스에 결함이 있는 경우,제1로우 라인상에서 결합 소자를 한꺼번에 교체시키기 위해 사용되는 용장부를 추가로 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리.
  20. 제13항에 있어서, 상기 비휘발성 메모리 소자로 구성되는 정상 셀 매트릭스에 결함이 있는 경우,제1로우 라인상에서 결합 소자를 한꺼번에 교체시키기 위해 사용되는 용장부를 추가로 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940001685A 1993-03-17 1994-01-31 메모리셀의 과소거시에도 데이타를 판독 출력하는 전기적으로 소거 가능한 비휘발성 반도체 메모리 KR960005356B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP5738193A JP3128383B2 (ja) 1993-03-17 1993-03-17 不揮発性半導体記憶装置
JP93-057381 1993-03-17
JP93-132050 1993-06-02
JP13205093A JPH06349288A (ja) 1993-06-02 1993-06-02 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR940022565A true KR940022565A (ko) 1994-10-21
KR960005356B1 KR960005356B1 (ko) 1996-04-24

Family

ID=26398424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001685A KR960005356B1 (ko) 1993-03-17 1994-01-31 메모리셀의 과소거시에도 데이타를 판독 출력하는 전기적으로 소거 가능한 비휘발성 반도체 메모리

Country Status (2)

Country Link
US (1) US5400276A (ko)
KR (1) KR960005356B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470802B1 (ko) * 2001-07-27 2005-03-08 샤프 가부시키가이샤 비휘발성 반도체 기억장치 및 그 기억내용의 삭제방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365484A (en) * 1993-08-23 1994-11-15 Advanced Micro Devices, Inc. Independent array grounds for flash EEPROM array with paged erase architechture
KR0179845B1 (ko) * 1995-10-12 1999-04-15 문정환 메모리의 기판전압 공급제어회로
DE69633000D1 (de) 1996-03-29 2004-09-02 St Microelectronics Srl Zellendekodiererschaltkreis für einen nichtflüchtigen elektrisch programmierbaren Speicher und entsprechendes Verfahren
US5790452A (en) * 1996-05-02 1998-08-04 Integrated Device Technology, Inc. Memory cell having asymmetrical source/drain pass transistors and method for operating same
JPH11330426A (ja) * 1998-05-12 1999-11-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
US6212103B1 (en) * 1999-07-28 2001-04-03 Xilinx, Inc. Method for operating flash memory
FR2824413B1 (fr) * 2001-05-07 2003-07-25 St Microelectronics Sa Architecture de memoire non volatile et circuit integre comportant une memoire correspondante
US6584018B2 (en) * 2001-10-05 2003-06-24 Mosel Vitelic, Inc. Nonvolatile memory structures and access methods
KR100476928B1 (ko) * 2002-08-14 2005-03-16 삼성전자주식회사 비트라인 커플링과 로딩 효과에 대해 안정적인 소스라인을 갖는 플레쉬 메모리 어레이
US6731542B1 (en) * 2002-12-05 2004-05-04 Advanced Micro Devices, Inc. Circuit for accurate memory read operations
KR100500456B1 (ko) * 2003-08-13 2005-07-18 삼성전자주식회사 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
JP4843336B2 (ja) * 2006-03-06 2011-12-21 株式会社東芝 不揮発性半導体記憶装置
US8531885B2 (en) * 2010-05-28 2013-09-10 Aplus Flash Technology, Inc. NAND-based 2T2b NOR flash array with a diode connection to cell's source node for size reduction using the least number of metal layers
JP2012146033A (ja) * 2011-01-07 2012-08-02 Toshiba Corp メモリ装置
JP6137364B2 (ja) * 2016-02-29 2017-05-31 セイコーエプソン株式会社 記憶装置、集積回路装置及び電子機器
CN113409872B (zh) * 2021-06-30 2024-03-12 芯天下技术股份有限公司 一种抑制闪存过擦除的方法、装置、电子设备及存储介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136533A (en) * 1988-07-08 1992-08-04 Eliyahou Harari Sidewall capacitor DRAM cell
JPH05198190A (ja) * 1992-01-17 1993-08-06 Fujitsu Ltd フラッシュ・メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470802B1 (ko) * 2001-07-27 2005-03-08 샤프 가부시키가이샤 비휘발성 반도체 기억장치 및 그 기억내용의 삭제방법

Also Published As

Publication number Publication date
KR960005356B1 (ko) 1996-04-24
US5400276A (en) 1995-03-21

Similar Documents

Publication Publication Date Title
KR940022565A (ko) 메모리 셀의 과소거시에도 데이타를 판독 출력하는 전기적으로 소거가능한 비휘발성 반도체 메모리
JP3661164B2 (ja) 不揮発性半導体メモリのプログラム方法
US9019771B2 (en) Dielectric charge trapping memory cells with redundancy
US6400602B2 (en) Semiconductor memory device and restoration method therefor
US6728913B1 (en) Data recycling in memory
US5930169A (en) Nonvolatile semiconductor memory device capable of improving of chip's lifetime and method of operating the same
JPH065823A (ja) 不揮発性半導体記憶装置及びその使用方法
EP0600151A3 (en) Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics
US7499345B2 (en) Non-volatile memory implemented with low-voltages transistors and related system and method
KR20020025636A (ko) 불휘발성 메모리와 불휘발성 메모리의 기록방법
US8391080B2 (en) Erase voltage reduction in a non-volatile memory device
KR900003885A (ko) 불휘발성 반도체메모리
KR960005355B1 (ko) 불휘발성 반도체기억장치 및 이를 이용한 기억시스템
CN100423130C (zh) 集成电路元件与位元组抹除的方法
CN1179366C (zh) 存储多位的数据的非易失性半导体存储器
KR970076847A (ko) 소거 동작시 간단한 구조의 플래시 메모리 셀에 소거 가능 전압을 공급할 수 있는 비휘발성 반도체 기억 장치
US20030222307A1 (en) Device for reducing the effects of leakage current within electronic devices
US7355903B2 (en) Semiconductor device including memory cells and current limiter
US8787078B2 (en) Method and apparatus for reducing read disturb in memory
US6434052B1 (en) Nonvolatile memory devices having alternative programming
KR950034269A (ko) 비휘발성 반도체 메모리 장치
JP2801879B2 (ja) 不揮発性半導体メモリの共通ソース線駆動回路
JPH0314272A (ja) 不揮発性半導体記憶装置
JP4443029B2 (ja) スプリットゲート型フラッシュメモリ素子の消去方法
JP2537236B2 (ja) 不揮発性半導体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080411

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee