KR940020875A - 세라믹기판과 그 제조방법(a wiring ceramic substrate and method of manufacturing a wiring ceramic substrate) - Google Patents

세라믹기판과 그 제조방법(a wiring ceramic substrate and method of manufacturing a wiring ceramic substrate) Download PDF

Info

Publication number
KR940020875A
KR940020875A KR1019940001622A KR19940001622A KR940020875A KR 940020875 A KR940020875 A KR 940020875A KR 1019940001622 A KR1019940001622 A KR 1019940001622A KR 19940001622 A KR19940001622 A KR 19940001622A KR 940020875 A KR940020875 A KR 940020875A
Authority
KR
South Korea
Prior art keywords
forming
hole
ceramic substrate
green sheet
layer
Prior art date
Application number
KR1019940001622A
Other languages
English (en)
Other versions
KR0179404B1 (ko
Inventor
요시후미 나카무라
요시히로 벳쇼
사토루 유하쿠
야스히코 하코타니
미네히로 이타가키
카즈히로 미우라
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시기가이샤(Matsushit Electric Ind. Co., Ltd.)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시기가이샤(Matsushit Electric Ind. Co., Ltd.) filed Critical 모리시타 요이찌
Publication of KR940020875A publication Critical patent/KR940020875A/ko
Application granted granted Critical
Publication of KR0179404B1 publication Critical patent/KR0179404B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Abstract

본 발명은 반도체 LSI, 칩부품등을 탑재한, 땜납브리지가 발생하기 어렵고, 또한 고신뢰성을 가진 세라믹기판 및 그 제조방법의 제공을 목적으로 한것이며, 그 구성에 있어서 기판구성 그린시트⑶와 돌기물 구성용 그린시트⑷를 구멍뚫기하는 공정과, 상기 구멍을 도체페이스트에 의해서 메우는 공정과, 기판구성용 그린시트에 배선패턴⑸을 형성하는 공정과, 상기 돌기물 구성용 그린시트를 최외층, 기판구성용 그린시트를 내층으로 해서 적층하는 공정과, 상기 적층체를 소성하는 공정과, 상기 소성물의 최외층을 제거하는 공정에 의해, 도체로 이루어진 돌기물⑴을 세라믹배선기판의 제작시에 형성하는 것이 가능하게 되었다. 도체로 이루어진 돌기물을 외부접속단자로 하므로써, 돌기물을 가진 세라믹기판과 다른 임의의 기판과의 접속간격을 넓게할 수 있고, 기판접속시에 발생하는 땜납브리지등의 문제를 없애는 것이 가능하게되는 것이다.

Description

세라믹기판과 그 제조방법(A WIRING CERAMIC SUBSTRATE AND METHOD OF MANUFACTURING A WIRING CERAMIC SUBSTRATE)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 일실시예의 돌기물 형성용의 소결하지 않은 층의 제거후의 기판의 이면으로 부터의 사시도,
제 2 도는 본 발명의 일실시예의 그린시트 적층체의 단면도,
제 3 도는 본 발명의 일실시예의 알루미나 제거후의 적층체의 단면도,
제 4 도는 본 발명의 일실시예의 소결하지 않은 그린시트 층을 기판재료의 양면에 형성한 적층체의 단면도,
제 5 도는 본 발명의 일실시예의 알루미나 페이스트 인쇄후의 적층체의 단면도,
제 6 도는 본 발명의 일실시예의 도체로 이루어진 돌기전극을 가진 세라믹기판을 프린트기판에 실장한 상태의 단면도.

Claims (23)

  1. 기둥형상돌기물을 형성하는 그린시트에 구멍뚫기하는 공정과, 상기 구멍을 형성용 도체페이스트 조성물에 의해서 메우는 공정과, 상기 그린시트를 최상층으로 하고, 하층을 기판구성용 그린시트로해서, 상기의 2종의 그린시트를 적층하고, 상기 그린시트적층체를 소성하고, 그런 다음 최상층을 제거하고, 기둥형상돌기물을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  2. 기둥형상돌기물을 형성하는 그린시트에 구멍뚫기하는 공정과, 상기 구멍을 돌기물 형성용 도체페이스트 조성물에 의해서 메우는 공정과, 상기 그린시트를 최상층으로 하고, 하층을 기판구성용 그린시트로해서, 상기의 2종의 그린시트를 적층하고, 상기 적층체를 공기중에서 다층체내부의 유기바인더가 분해, 비산하는 온도에서 열처리하고, 그러다음, 수소 혹은 질소의 혼합가스분위기 속에서 환원처리를 행하고, 또 상기 환원열처리완료 적층체를 질소분위기 속에서 소결시키고, 그런 다음 최상층을 제거하고, 기둥형상돌기물을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  3. 제 1항과 제 2항에 있어서, 적어도 유기바인더, 가소제를 함유하는 글레스·세라믹으로 이루어진 그린시트를 기판구성용 그린시트로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  4. 제 1항과 제 2항에 있어서, 기판구성용 그린시트의 소결온도에서는 소결하지 않는 무기성분을 주성분으로 하는 그린시트를 기둥형상 돌기물 형성용 그린시트로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  5. 제 1항과 제 2항에 있어서, 기둥형상돌기물형성용 그린시트를 최상층으로서 1층 또는 복수적층하는 것을 특징으로 하는 세라믹기판의 제조방법.
  6. 제 1항과 제 2항에 있어서, 기둥형상돌기물형성용 그린시트를 기판구성용 그린시트의 한쪽면 또는 양면에 적층하는 것을 특징으로 하는 세라믹기판의 제조방법.
  7. 제 1항과 제 2항에 있어서, 기판구성용 그린시트에 도체페이스에 의해서 패턴이 형성되는 것을 특징으로 하는 세라믹기판의 제조방법.
  8. 제 1항과 제 2항에 있어서, 무기성분을 주성분으로 하는 그린시트가, Aℓ2O3, MgO, ZrO2, TiO2, BeO, BN중 적어도 1종류이상을 함유하는 그린시트로 이루어지는 것을 특징으로 하는 세라믹기판의 제조방법.
  9. 소정완료세라믹기판의 최상층에 무기성분을 주성분으로 하는 페이스트조성물에 의해서 구멍을 형성하는 층을 패턴인쇄하고, 상기 구멍을 돌기물형성용도체페이스트 조성물에 의해서 메우고, 그런 다음 상기 구멍형성용 페이스트 조성물이 소결하지 않는 온도에서 소성하고 상기 구멍형성층을 제거하고, 돌기물을 형상하는 것을 특징으로 하는 세라믹기판의 제조방법.
  10. 제 9항에 있어서, 소성완료세가믹기판의 전기적회로를 이루는 것을 특징으로 하는 세라믹기판의 제조방법.
  11. 소성완료세라믹기판위에 무기조성물을 페이스트조성물에 의해서 인쇄하고, 상기 페이스트층의 최상층에 구멍형성용 페이스트조성물에 의해서 구멍형성용 패턴인쇄하고, 상기 구멍을 돌기물형성용 도체페이스트조성물에 의해서 메우고, 그런 다음 상기 구멍형성용 페이스트조성물이 소결하지 않는 온도에서 소성하고, 상기 구멍형성층을 제거하고, 기둥형상돌기물을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  12. 제11항에 있어서, 기판형성용 무기페이스트층에 전기적패턴을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  13. 소성완료세라믹기판위에 무기조성물을 페이스트조성물에 의해서 인쇄하고, 또 산화제 2구리를 주성분으로 하는 도체페이스트에 의해서 전기적 패턴을 상기무기조성페이스층위에 형성하고, 상기 공정을 1회 또는 수회반복하고, 상기 무기조성물페이스트층과 산화 제2구리페이스트층과의 적층체의 최상층에 구멍형성용 페이스트조성물에 의해서 구멍형성패턴을 인쇄하고, 상기 구멍을 돌기물형성용 도체페이스트에 의해서 메우고, 공기중에서 상기 구멍메우기후의 적층체내부의 유기바인더가 분해 비산하는 온도에서 열처리하고, 그런 다음, 수소 혹은 질소의 혼합가스분위기속에서 환원처리를 행하고 또, 상기 환원열처리완료 적층제를 질소분위기속에서 소결시키고, 그런 다음, 상기 구멍형성용 페이스트조성물이 소결하지 않는 온도에서 소성하고, 상기 구멍형성용층을 제거하고, 기둥형상돌기물을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  14. 기판구멍용 그린시트를 소망매수 적층하고, 구멍형성용페이스트조성물에 의해서 구멍형성용 패턴을 인쇄하고, 상기 구멍을 돌기물형성용 도체페이스트조성물에 의해서 메우고, 그런 다음 상기 구멍형성용 페이스트조성물이 소결하지 않는 온도에서 소성하고, 그런 다음, 최상층을 제거하고, 돌기물을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  15. 기판구성용 그린시트에 산화제 2구리를 주성분으로 하는 도체페이스트에 의해서 전기적 패턴을 형성하고, 상기 그린시트를 소망매수적층하고, 상기 적층체의 최상층에 구멍형성용 페이스트조성물에 의해서 구멍형성용 패턴을 인쇄하고, 상기 구멍을 돌기물형성용 도체페이스트 조성물에 의해서 메우고, 공기중에서 상기 구멍메우기 후의 적층체내부의 유기바인더가 분해·비산하는 온도에서 열처리하고, 그런 다음, 수소 혹은 질소의 혼합가스분위기속에서 환원처리를 행하고 또, 상기 환원열처리완료 적층제를 질소분위기속에서 소결시키고, 그런 다음, 상기 구멍형성용 페이스트조성물이 소결하지 않는 온도에서 소성하고, 상기 구멍형성층을 제거하고, 기둥형상돌기물을 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  16. 제 9항과 제11항과 제13항과 제14항과 제15항에 있어서, 구멍형성용 페이스트층을 구멍형성용 페이스트조성물에 의해서 1회 또는 수회인쇄하는 것을 특징으로 하는 세라믹기판의 제조방법.
  17. 제14항과 제15항에 있어서, 구멍형성용 페이스트층을 기판구성용 그린시트의 한쪽면 또는 양면에 형성하는 것을 특징으로 하는 세라믹기판의 제조방법.
  18. 제 9항과 제11항과 제13항과 제14항과 제15항에 있어서, 구멍형성용페이스트조성물이 무기성분을 주성분으로 하고, 그 조성이 Aℓ2O3, MgO, ZrO2, TiO2, BeO, BN중 적어도 1종류이상을 함유하는 페이스트로 이루어진 것을 특징으로 하는 세라믹기판의 제조방법.
  19. 제 1항과 제 9항과 제11항과 제14항에 있어서, 돌기물형성용 도체페이스트가 Ag, Ag/Pd, Ag/Pt, Cu를 주성분으로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  20. 제 2항과 제13항과 제15항에 있어서, 돌기물형성용 도체페이스트가 Ag, Ag/Pd, Ag/Pt, Cu, CuO2를 주성분으로 하는 것을 특징으로 하는 세라믹기판의 제조방법.
  21. 도체로 이루어진 기둥형상돌기물을 기판실장면에 가지고, 상기 기둥형상돌기물을 외부접속단자로 하는 것을 특징으로 하는 세라믹기판.
  22. 제21항에 있어서, 기둥형상돌기물을 기판실장면에 그리드형상으로 배치하고 있는 것을 특징으로 하는 세라믹기판.
  23. 제21항에 있어서, 전자장치를 기판위에 1개 또는 복수개 가진 것을 특징으로 하는 세라믹기판.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940001622A 1993-02-02 1994-01-29 세라믹기판과 그 제조방법 KR0179404B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-15203 1993-02-02
JP1520393 1993-02-02

Publications (2)

Publication Number Publication Date
KR940020875A true KR940020875A (ko) 1994-09-16
KR0179404B1 KR0179404B1 (ko) 1999-05-15

Family

ID=11882315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001622A KR0179404B1 (ko) 1993-02-02 1994-01-29 세라믹기판과 그 제조방법

Country Status (5)

Country Link
US (2) US5547530A (ko)
EP (1) EP0609861B1 (ko)
KR (1) KR0179404B1 (ko)
DE (1) DE69434049T2 (ko)
TW (1) TW256826B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315751B1 (ko) * 1999-12-31 2001-12-12 송재인 저온 소성 세라믹 다층기판
KR20030050396A (ko) * 2001-12-18 2003-06-25 오리온전기 주식회사 저온 동시 소성 세라믹 모듈 제조 방법
KR20040051961A (ko) * 2002-12-13 2004-06-19 삼화전자공업 주식회사 태양전지용 기판 및 그 제조방법

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143421A (en) * 1992-09-17 2000-11-07 Coorstek, Inc. Electronic components incorporating ceramic-metal composites
DE4400532C1 (de) * 1994-01-11 1995-03-23 Siemens Ag Verfahren zum Herstellen von Flüssigkontakten in Kontaktlöchern
JPH07221104A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US6033764A (en) * 1994-12-16 2000-03-07 Zecal Corp. Bumped substrate assembly
US6709749B1 (en) * 1995-06-06 2004-03-23 Lamina Ceramics, Inc. Method for the reduction of lateral shrinkage in multilayer circuit boards on a substrate
WO1996039298A1 (en) * 1995-06-06 1996-12-12 Sarnoff Corporation Method for the reduction of lateral shrinkage in multilayer circuit boards on a support
DE19541976A1 (de) * 1995-11-10 1997-05-15 Ego Elektro Blanc & Fischer Elektrische Schaltung
JP2751912B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
DE19634646A1 (de) * 1996-08-27 1998-03-05 Pac Tech Gmbh Verfahren zur selektiven Belotung
JPH10107440A (ja) * 1996-09-30 1998-04-24 Sumitomo Kinzoku Electro Device:Kk セラミック基板及びその製造方法
JP3570599B2 (ja) * 1997-01-14 2004-09-29 株式会社村田製作所 圧電素子およびその製造方法
US6230963B1 (en) 1997-01-28 2001-05-15 Eric L. Hertz Method and apparatus using colored foils for placing conductive preforms
US6202918B1 (en) 1997-01-28 2001-03-20 Eric Hertz Method and apparatus for placing conductive preforms
US6641030B1 (en) 1997-02-06 2003-11-04 Speedline Technologies, Inc. Method and apparatus for placing solder balls on a substrate
US6056190A (en) * 1997-02-06 2000-05-02 Speedline Technologies, Inc. Solder ball placement apparatus
US6427903B1 (en) 1997-02-06 2002-08-06 Speedline Technologies, Inc. Solder ball placement apparatus
US6162661A (en) * 1997-05-30 2000-12-19 Tessera, Inc. Spacer plate solder ball placement fixture and methods therefor
JP3889856B2 (ja) 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
US5924003A (en) * 1997-11-14 1999-07-13 Kinetrix, Inc. Method of manufacturing ball grid arrays for improved testability
US6117367A (en) * 1998-02-09 2000-09-12 International Business Machines Corporation Pastes for improved substrate dimensional control
US6300254B1 (en) * 1998-04-17 2001-10-09 Tessera, Inc. Methods of making compliant interfaces and microelectronic packages using same
US5923955A (en) * 1998-05-28 1999-07-13 Xerox Corporation Fine flip chip interconnection
JP4151136B2 (ja) * 1998-06-15 2008-09-17 松下電器産業株式会社 基板および半導体装置とその製造方法
DE19842276A1 (de) * 1998-09-16 2000-03-30 Bosch Gmbh Robert Paste zum Verschweißen von Keramiken mit Metallen und Verfahren zur Herstellung einer Schweißverbindung
JP3771099B2 (ja) * 1999-01-27 2006-04-26 松下電器産業株式会社 グリーンシート及びその製造方法、多層配線基板の製造方法、両面配線基板の製造方法
US6376054B1 (en) * 1999-02-10 2002-04-23 International Business Machines Corporation Surface metallization structure for multiple chip test and burn-in
US6047637A (en) * 1999-06-17 2000-04-11 Fujitsu Limited Method of paste printing using stencil and masking layer
US6361735B1 (en) * 1999-09-01 2002-03-26 General Electric Company Composite ceramic article and method of making
EP1263127A4 (en) * 2000-01-31 2008-12-10 Kyocera Kinseki Corp CONTAINER FOR OSCILLATION CIRCUITS WITH PIEZOELECTRIC VIBRATOR, METHOD FOR THE PRODUCTION THEREOF AND OSCILLATOR
DE10035170B4 (de) * 2000-07-19 2005-11-24 Siemens Ag Keramikkörper mit Temperiervorrichtung, Verfahren zum Herstellen und Verwendung des Keramikkörpers
US7506438B1 (en) * 2000-11-14 2009-03-24 Freescale Semiconductor, Inc. Low profile integrated module interconnects and method of fabrication
EP1389897A1 (en) * 2001-04-24 2004-02-18 Mitsui Mining & Smelting Co., Ltd. Printed circuit board, its manufacturing method, and csp manufacturing methdo
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US20060142413A1 (en) * 2003-02-25 2006-06-29 Jose Zimmer Antimicrobial active borosilicate glass
US7378049B2 (en) * 2003-12-08 2008-05-27 Matsushita Electric Industrial Co., Ltd. Method for producing ceramic substrate and electronic component module using ceramic substrate
CN1899005B (zh) * 2004-09-03 2010-10-13 株式会社村田制作所 安装有片状电子元器件的陶瓷基板及其制造方法
JPWO2006035528A1 (ja) * 2004-09-29 2008-05-15 株式会社村田製作所 スタックモジュール及びその製造方法
JP4432973B2 (ja) * 2004-12-20 2010-03-17 株式会社村田製作所 積層セラミック電子部品の製造方法
WO2008004423A1 (fr) * 2006-06-15 2008-01-10 Murata Manufacturing Co., Ltd. Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication
US7782629B2 (en) * 2007-02-26 2010-08-24 Flextronics Ap, Llc Embedding an electronic component between surfaces of a printed circuit board
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
WO2009031588A1 (ja) * 2007-09-06 2009-03-12 Murata Manufacturing Co., Ltd. 回路基板、回路モジュール及び回路基板の製造方法
JP4337949B2 (ja) * 2007-09-06 2009-09-30 株式会社村田製作所 回路基板及び回路基板の製造方法
US8210424B2 (en) * 2010-09-16 2012-07-03 Hewlett-Packard Development Company, L.P. Soldering entities to a monolithic metallic sheet
US9648740B2 (en) * 2013-09-30 2017-05-09 Honeywell Federal Manufacturing & Technologies, Llc Ceramic substrate including thin film multilayer surface conductor
KR102019794B1 (ko) * 2017-06-29 2019-09-09 주식회사 디아이티 프로브 핀의 내구성 강화를 위한 스페이스 트랜스포머 및 그의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4461077A (en) * 1982-10-04 1984-07-24 General Electric Ceramics, Inc. Method for preparing ceramic articles having raised, selectively metallized electrical contact points
JPS61188942A (ja) * 1985-02-15 1986-08-22 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション はんだ接続体及びその形成方法
US5130067A (en) * 1986-05-02 1992-07-14 International Business Machines Corporation Method and means for co-sintering ceramic/metal mlc substrates
JPH02148789A (ja) * 1988-03-11 1990-06-07 Internatl Business Mach Corp <Ibm> 電子回路基板
JPH01293539A (ja) * 1988-05-23 1989-11-27 Fuji Xerox Co Ltd 半導体装置におけるバンプの形成方法
JPH0292936A (ja) * 1988-09-30 1990-04-03 Kuraray Co Ltd 透明樹脂または透明成形品の製造方法
JP2680443B2 (ja) * 1989-09-27 1997-11-19 株式会社東芝 セラミック配線基板およびその製造方法
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
DE69132442T2 (de) * 1990-01-25 2001-05-03 Dainippon Printing Co Ltd Verfahren und material zum bilden von texturierten dicken filmartigen mustern
JP2590450B2 (ja) * 1990-02-05 1997-03-12 株式会社村田製作所 バンプ電極の形成方法
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
EP0516866A1 (en) * 1991-05-03 1992-12-09 International Business Machines Corporation Modular multilayer interwiring structure
JP3203731B2 (ja) * 1992-02-05 2001-08-27 松下電器産業株式会社 半導体素子基板および実装方法、柱状端子付き基板およびその製造方法
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
WO1994007348A1 (en) * 1992-09-24 1994-03-31 Hughes Aircraft Company Dielectric vias within multilayer 3-dimensional structures/substrates

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315751B1 (ko) * 1999-12-31 2001-12-12 송재인 저온 소성 세라믹 다층기판
KR20030050396A (ko) * 2001-12-18 2003-06-25 오리온전기 주식회사 저온 동시 소성 세라믹 모듈 제조 방법
KR20040051961A (ko) * 2002-12-13 2004-06-19 삼화전자공업 주식회사 태양전지용 기판 및 그 제조방법

Also Published As

Publication number Publication date
EP0609861A2 (en) 1994-08-10
US5525402A (en) 1996-06-11
EP0609861B1 (en) 2004-10-06
TW256826B (ko) 1995-09-11
US5547530A (en) 1996-08-20
DE69434049D1 (de) 2004-11-11
DE69434049T2 (de) 2005-02-10
EP0609861A3 (en) 1995-01-04
KR0179404B1 (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR940020875A (ko) 세라믹기판과 그 제조방법(a wiring ceramic substrate and method of manufacturing a wiring ceramic substrate)
US4806188A (en) Method for fabricating multilayer circuits
KR970004759B1 (ko) 다층회로를 제작하는 방법
JPH05102666A (ja) 多層セラミツク基板の製造方法
JP2003110238A (ja) ガラスセラミック多層基板の製造方法
JP4423008B2 (ja) 多層配線基板の製造方法
JP2955442B2 (ja) セラミックス回路基板の製造方法
JPH07202422A (ja) セラミック基板とその製造方法
JP3082475B2 (ja) 多層セラミック基板の製造方法
JPH0730253A (ja) 多層セラミック基板の製造方法
JP3898489B2 (ja) 多層配線基板の製造方法
JP2803421B2 (ja) 多層セラミック基板の製造方法
JPH06223621A (ja) 導体ペースト組成物
JP3188086B2 (ja) セラミック配線基板とその製造方法及びその実装構造
JP3413880B2 (ja) 多層セラミック焼結体の製造方法
JP4084696B2 (ja) 低温焼成多層セラミック配線基板の製法
JPH1084056A (ja) セラミック基板の製造方法
JP2605306B2 (ja) 多層回路基板
JP2551046B2 (ja) 多層回路基板
JPH0680897B2 (ja) セラミツク銅多層配線基板の製造方法
JP5046099B2 (ja) 多層セラミックス基板の製造方法
JPH05327220A (ja) 多層セラミック基板の製造方法
JP4099054B2 (ja) 銅メタライズ組成物、並びに、配線基板およびその製法
JPS622597A (ja) セラミツク配線基板の製造方法
JPH0588557B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071123

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee