KR940018699A - TiSi_2/TiN 피복 상호 연결 기술 - Google Patents

TiSi_2/TiN 피복 상호 연결 기술 Download PDF

Info

Publication number
KR940018699A
KR940018699A KR1019940000404A KR19940000404A KR940018699A KR 940018699 A KR940018699 A KR 940018699A KR 1019940000404 A KR1019940000404 A KR 1019940000404A KR 19940000404 A KR19940000404 A KR 19940000404A KR 940018699 A KR940018699 A KR 940018699A
Authority
KR
South Korea
Prior art keywords
region
tin
tisi
silicon
local interconnect
Prior art date
Application number
KR1019940000404A
Other languages
English (en)
Other versions
KR100309857B1 (ko
Inventor
푸 젱 신
Original Assignee
윌리엄 이 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이 힐러
Publication of KR940018699A publication Critical patent/KR940018699A/ko
Application granted granted Critical
Publication of KR100309857B1 publication Critical patent/KR100309857B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

TiSi2와 TiN LI 공정 양쪽 모두의 장점을 결합한 TiSi2/TiN 피복 LI 스트랩 공정 및 구조가 개시된다. 본 발명에 따라서, 국부 상호 연결[즉, TiSi2(14)] 및 접촉[즉, TiSi2(16)] 사이의 얇은 TiN층(12)의 보유는 역도핑에 대비하여 확산 장벽을 제공하고 후속 공정을 위해 열 버짓을 경감한다.

Description

TiSi2/TiN 피복 상호 연결 기술
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도, 제 2 도, 제 3 도는 발명에 따르는 공정에서의 국부 상호 연결의 형성을 도시한 단면도.

Claims (16)

  1. 국부 상호 연결 스트랩, 상기 스트랩에 인접한 장벽층 영역 및 실리콘 또는 그것의 화합물과 접촉한 규화물, 산화물, 전도 재료로 구성된 그룹으로부터 선택된 재료로 만들어진 상기 장벽층과 인접한 영역을 포함하는 것을 특징으로 하는 국부 상호 연결 구조.
  2. 제 1 항에 있어서, 상기 장벽층 영역이 TiN을 포함하는 것을 특징으로 하는 국부 상호 연결 구조.
  3. 제 1 항에 있어서, 상기 국부 상호 연결 스트랩이 전도층 영역과 장벽층 영역을 포함하는 것을 특징으로 하는 국부 상호 연결 구조.
  4. 제 3 항에 있어서, 상기 전도층 영역이 TiSi2를 포함하는 것을 특징으로 하는 국부 상호 연결 구조.
  5. 제 3 항에 있어서, 상기 장벽층 영역이 TiN을 포함하는 것을 특징으로 하는 국부 상호 연결 구조.
  6. 국부 상호 연결을 형성하기 위한 공정에 있어서, 실리콘을 포함한 기판 위에 내화성 금속층을 피착하는 단계, 제 1 규화된 영역에 인접하여 제 1 장벽 금속 영역을 형성하기 위해 분위기 가스내에서 전술한 공정 단계에 의해 형성된 구조를 열처리하는 단계, 상기 제 1 장벽 금속 영역상에 내화성 금속을 피착하는 단계, 상기 제 1 장벽 금속 영역상에 피착된 티타늄상에 실리콘을 피착하는 단계, 전도 영역에 인접하여 제 2 장벽 금속 영역을 형성하기 위해 분위기 가스내에서 전술한 공정 단계에 의해 형성된 구조를 열처리하는 단계 및 장벽 금속 영역의 노출된 영역들을 에칭하여 제거하는 단계를 포함하는 것을 특징으로 하는 국부 상호 연결을 형성하기 위한 공정.
  7. 제 6 항에 있어서, 상기 피착된 실리콘이 비정질 실리콘, 다결정 실리콘 또는 그 화합물로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 공정.
  8. 제 6 항에 있어서, 상기 장벽 금속 영역이 TiN을 포함하는 것을 특징으로 하는 공정.
  9. 제 6 항에 있어서, 상기 규화된 영역이 TiSi2를 포함하는 것을 특징으로 하는 공정.
  10. 제 6 항에 있어서, 상기 전도 영역이 TiSi2를 포함하는 것을 특징으로 하는 공정.
  11. 제 6 항에 있어서, 상기 가스가 N2인 것을 특징으로 하는 공정.
  12. 국부 상호 연결을 형성하기 위한 공정에 있어서, 실리콘을 포함한 기판 위에 티타늄 층을 피착하는 단계, 제1TiSi2영역에 인접하여 제1TiN 영역을 형성하기 위해 분위기 N2내에서 전술한 공정 단계에 의해 형성된 구조를 열처리하는 단계, 상기 제1TiN 영역상에 티타늄을 피착하는 단계, 상기 제1TiN 영역상에 피착된 상기 티타늄상에 실리콘을 피착하는 단계, 제2TiSi2영역에 인접하여 제2TiN 영역을 형성하기 위해 분위기 N2내에서 전술한 공정 단계에 의해 형성된 구조를 열처리하는 단계 및 TiN의 노출된 영역들을 에칭하여 제거하는 단계를 포함하는 것을 특징으로 하는 국부 상호 연결을 형성하기 위한 공정.
  13. 제12항에 있어서, 상기 피착된 실리콘이 비정질 실리콘인 것을 특징으로 하는 공정.
  14. TiSi2와 TiN을 포함하는 국부 상호 연결 스트랩, 상기 스트랩에 인접한 TiN 영역 및 실리콘 또는 산회물과 접촉한 규화물 전도성 재료로 구성된 그룹으로부터 선택된 재료로 만들어진 상기 TiN 영역에 인접한 영역을 포함하는 것을 특징으로 하는 국부 상호 연결 구조.
  15. 제1 및 제 2 규화물 영역, 상기 제 1 규화물 영역과 상기 제 2 규화물 영역 사이에 접속된 장벽층 및 상기 장벽층에 인접한 규화물 층을 포함하는 것을 특징으로 하는 국부 상호 연결 구조.
  16. 각각 TiSi2를포함하는 제1 및 제 2 영역, 상기 제 1 영역과 상기 제 2 영역 사이에 접속된 TiN을 포함하는 장벽층 및 상기 장벽층에 인접한 TiSi2층을 포함하는 것을 특징으로 하는 국부 상호 연결 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940000404A 1993-01-12 1994-01-12 TiSi2/TiN피복상호연결기술 KR100309857B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US320993A 1993-01-12 1993-01-12
US08/003,209 1993-01-12

Publications (2)

Publication Number Publication Date
KR940018699A true KR940018699A (ko) 1994-08-18
KR100309857B1 KR100309857B1 (ko) 2003-07-16

Family

ID=21704729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000404A KR100309857B1 (ko) 1993-01-12 1994-01-12 TiSi2/TiN피복상호연결기술

Country Status (6)

Country Link
US (1) US5936306A (ko)
EP (1) EP0638930B1 (ko)
JP (1) JPH077095A (ko)
KR (1) KR100309857B1 (ko)
DE (1) DE69430461T2 (ko)
TW (1) TW270226B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990067331A (ko) * 1995-11-06 1999-08-16 야스카와 히데아키 국소 배선부를 포함하는 반도체 장치 및 그 제조 방법
US6391760B1 (en) * 1998-12-08 2002-05-21 United Microelectronics Corp. Method of fabricating local interconnect
US6737716B1 (en) * 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6495413B2 (en) 2001-02-28 2002-12-17 Ramtron International Corporation Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
US6423592B1 (en) 2001-06-26 2002-07-23 Ramtron International Corporation PZT layer as a temporary encapsulation and hard mask for a ferroelectric capacitor
US6534807B2 (en) 2001-08-13 2003-03-18 International Business Machines Corporation Local interconnect junction on insulator (JOI) structure
US7479437B2 (en) * 2006-04-28 2009-01-20 International Business Machines Corporation Method to reduce contact resistance on thin silicon-on-insulator device
KR101641347B1 (ko) 2014-12-15 2016-07-21 피앤씨테크 주식회사 환기 팬 및 가스 차단기 제어 시스템 및 방법
KR20230158772A (ko) 2022-05-12 2023-11-21 (주)엘엑스하우시스 조리 상황 인지 장치 및 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777364A (en) * 1972-07-31 1973-12-11 Fairchild Camera Instr Co Methods for forming metal/metal silicide semiconductor device interconnect system
US4814854A (en) * 1985-05-01 1989-03-21 Texas Instruments Incorporated Integrated circuit device and process with tin-gate transistor
US4804636A (en) * 1985-05-01 1989-02-14 Texas Instruments Incorporated Process for making integrated circuits having titanium nitride triple interconnect
US4975756A (en) * 1985-05-01 1990-12-04 Texas Instruments Incorporated SRAM with local interconnect
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect
JPS6358943A (ja) * 1986-08-29 1988-03-14 Mitsubishi Electric Corp 電極・配線膜の構造
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US5168076A (en) * 1990-01-12 1992-12-01 Paradigm Technology, Inc. Method of fabricating a high resistance polysilicon load resistor
FR2658951B1 (fr) * 1990-02-23 1992-05-07 Bonis Maurice Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure.
US5091763A (en) * 1990-12-19 1992-02-25 Intel Corporation Self-aligned overlap MOSFET and method of fabrication
EP0517368B1 (en) * 1991-05-03 1998-09-16 STMicroelectronics, Inc. Local interconnect for integrated circuits
US5173450A (en) * 1991-12-30 1992-12-22 Texas Instruments Incorporated Titanium silicide local interconnect process

Also Published As

Publication number Publication date
KR100309857B1 (ko) 2003-07-16
US5936306A (en) 1999-08-10
DE69430461D1 (de) 2002-05-29
EP0638930B1 (en) 2002-04-24
EP0638930A1 (en) 1995-02-15
JPH077095A (ja) 1995-01-10
DE69430461T2 (de) 2002-11-14
TW270226B (ko) 1996-02-11

Similar Documents

Publication Publication Date Title
US5821623A (en) Multi-layer gate structure
KR940016484A (ko) 반도체장치 및 그 제조방법
KR930003243A (ko) (111) 결정방향을 가지는 질화티타늄 방벽층을 형성시키는 방법
US5672901A (en) Structure for interconnecting different polysilicon zones on semiconductor substrates for integrated circuits
JPS62502301A (ja) 集積回路製造方法
KR930004295B1 (ko) Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법
KR960042936A (ko) 집적 회로 구조물 상에서 형성되는 폴리실리콘/규화 텅스텐 다층 복합체, 및 이것의 제조 방법
KR940018699A (ko) TiSi_2/TiN 피복 상호 연결 기술
KR960005801A (ko) 반도체 장치 제조방법
JPS63229852A (ja) 半導体装置
KR0174878B1 (ko) 확산 장벽층 형성방법
JPS63120419A (ja) 半導体装置の製造方法
KR100431309B1 (ko) 반도체디바이스의금속배선형성방법
KR0176197B1 (ko) 반도체 소자의 금속 배선층 형성 방법
JP3085745B2 (ja) 半導体装置の製造方法
JPS6011817B2 (ja) 半導体装置の製造方法
KR950015651A (ko) 반도체 소자의 확산방지 금속층 형성방법
JPS62265718A (ja) 半導体装置の製造方法
KR970018661A (ko) 장벽층을 갖는 텅스텐 폴리사이드 게이트 전극 형성 방법
KR960026241A (ko) 반도체 소자 제조방법
KR980005677A (ko) 반도체 소자의 실리사이드 형성방법
JPH0513364A (ja) 半導体素子の製造方法
KR970018231A (ko) 금속배선 제조방법
JPS62262443A (ja) 半導体装置およびその製造方法
JPH0567585A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 13

EXPY Expiration of term