DE69430461T2 - Neue Verbindungstechnik in bedeckten TiSi2/TiN - Google Patents

Neue Verbindungstechnik in bedeckten TiSi2/TiN

Info

Publication number
DE69430461T2
DE69430461T2 DE69430461T DE69430461T DE69430461T2 DE 69430461 T2 DE69430461 T2 DE 69430461T2 DE 69430461 T DE69430461 T DE 69430461T DE 69430461 T DE69430461 T DE 69430461T DE 69430461 T2 DE69430461 T2 DE 69430461T2
Authority
DE
Germany
Prior art keywords
titanium
layer
tin
zones
tisi2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69430461T
Other languages
English (en)
Other versions
DE69430461D1 (de
Inventor
Shin-Puu Jeng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of DE69430461D1 publication Critical patent/DE69430461D1/de
Publication of DE69430461T2 publication Critical patent/DE69430461T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die Verwendung einer örtlichen Verbindung (local interconnect, abgekürzt "LI") zur Verbindung einer Mehrzahl von Gates und Emittern mit Diffusionszonen und zur Verbindung von N + und P + über Feldoxidzonen gestattet eine erhöhte Packungsdichte bei höchstintegrierten (VLSI) Schaltungen im Submikronbereich sowie eine Verminderung der Parasitärkapazität des Übergangs. Vergleiche Titanium Nitride Local Interconnect Technology for VLSI von T. Tang, C.C. Wei, R.A. Haken, T.C. Holloway, L.R. Hite und T.G.W. Blake, IEEE Trans. Electron Devices, Vol. ED-34, 3 (1987), S. 682. Als LI wurde TiN verwendet. TiN läßt sich jedoch sehr schwer ätzen, ohne die Silicidschicht eines Substrats zu beschädigen.
  • Es wurden LI-Strukturen sowohl aus TiN als auch aus TiSi&sub2; entwickelt, die mit einem selbst-ausgerichteten Silicid- bzw. "Salicid"-Verfahren verträglich sind. Vgl. HPSAC-Silicided Amorphous Silicon Contact and Interconnect for VLSI von D.C. Chen, S. Wong, P.V. Voorde, P. Merchant, T.R. Cass, J. Amano und K.Y. Chiu, IEDM Tech. Dig. (1984), S. 118 sowie New Device Interconnect Scheme for Submicron VLSI von S. Wong, D. Chen, P. Merchant, T. Cass, J. Amano und K. Y. Chiu, IEEE Trans. Electron Devices, Vol. ED-34, 3 (1987), S. 587. Das ursprüngliche Verfahren zur Herstellung einer LI aus TiSi&sub2; beginnt mit der Abscheidung einer amorphen Siliziumschicht auf Titan. Die Si-Schicht wird photographisch definiert und geätzt. Durch eine Wärmebehandlung in N&sub2; reagiert das verbleibende Si mit dem darunter befindlichen Ti unter Bildung von TiSi&sub2;, während belichtete Ti-Zonen mit dem N&sub2; der Atmosphäre unter Bildung von TiN reagiert. Das TiN wird dann selektiv mit einer H&sub2;SO&sub4; + H&sub2;O&sub2;-Lösung entfernt. Beim ursprünglichen Verfahren werden die Kontakte und die LI gleichzeitig gebildet. Weil eine hohe Selektivität für Ti, wie beispielsweise zwischen Ti und Si, durch Trockenätzen in einem chemischen Verfahren auf Basis von Fluor erreicht werden kann, weist dieses Verfahren einen Ätzvorteil auf gegenüber dem Standardverfahren zur Herstellung einer TiN LI, welches eine geringere Selektivität für das selbst-ausgerichtete Silicid-Substrat besitzt. Es gibt jedoch zwei Hauptnachteile bei diesem Verfahren: die thermische Diffusion von Substrat-Si in die darüberliegende Titanschicht kann zu Löchern oder Vertiefungen im Substrat führen und Gegendotierung zwischen P + und N + - Zonen kann durch das LI-Band sowohl während der Silicidbildung als auch während der anschließenden Hochtemperaturbehandlung stattfinden, da Phosphor schnell in TiSi&sub2; diffundiert. Das erfindungsgemäße Verfahren wurde entwickelt, um diese Probleme zu lösen.
  • Aus EP-A-0 517 368 ist ein Verfahren zur Herstellung einer örtlichen Verbindung (LI) für integrierte Schaltungen sowie eine als Ergebnis dieses Verfahrens gebildete LI-Struktur bekannt, ein Verfahren bei dem eine Schicht aus einem verschleißfesten Metall wie Titan auf der Silizium einschließenden integrierten Schaltung abgeschieden wird, eine Sperrschicht wie Titannitrid auf der Schicht aus verschleißfestem Metall abgeschieden wird, eine verschleißfeste Metallsilicidschicht wie Tantalsilicid auf der Sperrschicht abgeschieden wird und schließlich eine Photoresistschicht auf die integrierte Schaltung aufgetragen wird und die Photoresistschicht mit einem Muster versehen und entwickelt wird. Die Metallschicht wird teilweise oder vollständig in der Source/Drain-Zone während nachfolgender Schritte unter Bildung eines Silicids verbraucht. Die Sperrschicht soll das Eindiffundieren von Dotierungsmitteln zwischen die miteinander verbundenen aktiven Flächen verhindern, während die verschleißfeste Metallsilicidschicht die Sperrschicht vor Oxidation schützt und die Verbesserung der Funktionsfähigkeit der Anordnung durch einen niedrigen Widerstand fördert.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung stellt ein Verfahren zur Herstellung einer örtlichen Verbindung bereit, das die Merkmale des Patentanspruchs 1 umfaßt.
  • Eine Technologie zur Herstellung örtlicher Verbindungen (LI), bei der eine beschichtete TiSi&sub2; TiN-Struktur gebildet wird, wurde für höchstintegrierte Submikrometer-VLSI-Anordnungen entwickelt. TiSi&sub2;-Verbindungsstreifen werden durch Reaktion einer Silizium-auf-Titan-Doppelschicht gebildet. Eine dünne TiN-Schicht zwischen dem Silicid-Streifen und zuvor selbst-ausgerichteten Silicid-Zonen führt zu einer wirksamen Diffusionsbarriere gegen Gegendotierung und Ausdiffundieren von Substrat-Silizium. Die ausgezeichnete Trockenätzselektivität zwischen Si und Ti vereinfacht die Bemusterung der LI. Die LI-Struktur besitzt gegenüber der Standard TiN LI eine verbesserte elektrische Leistung, wegen ihres geringeren elektrischen Widerstands.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Fig. 1 bis 4 erläutern im Querschnitt die erfindungsgemäße Bildung einer örtlichen Verbindung während des Herstellungsverfahrens.
  • Fig. 5 zeigt eine Rasterelektronenmikroskopaufnahme des Querschnitts einer TiSi&sub2; TiN beschichteten LI.
    • BESCHREIBUNG DER ERFINDUNG IM EINZELNEN
  • Die Erfindung stellt eine neue Technologie zur Herstellung einer TiSi&sub2;/TiN- beschichteten örtlichen Verbindung bereit, bei der eine doppelte Ti- Abscheidungsfolge angewandt wird. Wie aus Fig. 1 ersichtlich, die im Querschnitt die Bildung der örtlichen Verbindung während des Verfahrens zeigt, wird eine Diffusionszone 4 im Siliziumsubstrat 2 gebildet. Man läßt ein dünnes Oxid über das Substrat 2 wachsen, und Polysilizium wird über dem ganzen abgeschieden. Das Polysilizium wird mit einem Muster versehen und zusammen mit dem Oxid unter Bildung von Gateoxid 6 und Polygate 8, wie dargestellt, geätzt. Anschließend wird Seitenwandoxid 10 für die Gates durch Abscheiden einer dicken Oxidzone im ganzen gebildet und das Oxid anisotropisch weggeätzt, wobei Seitenwandfilamente zurückbleiben. Ti wird dann über dem ganzen abgeschieden. Wie beim ursprünglichen Verfahren zur Herstellung einer TiSi&sub2; LI wird eine Wärmebehandlung in N&sub2; der umgebenden Atmosphäre durchgeführt, was zur Umwandlung des Siliziums und Titans zu Silicid an den Silizium-/Titan- Grenzflächen und zu einer ersten Sperrmetallzone oder -schicht aus TiN führt, die an der Oberfläche des ausgesetzten Ti gebildet wird.
  • Wie aus Fig. 2 hervorgeht, die die Bildung der örtlichen Verbindung während des Herstellungsverfahrens im Querschnitt zeigt, wird eine zweite Titanschicht über dem ganzen abgeschieden, gefolgt von der Abscheidung einer amorphen Siliziumschicht (α-Si), woraus eine Si-Ti-Doppelschicht entsteht. Die amorphe Siliziumschicht wird dann bemustert und unter Verwendung eines chemischen Mittels auf Basis von Fluor trockengeätzt.
  • Wie sich aus Fig. 3 ergibt, die im Querschnitt die weitere Behandlung der örtlichen Verbindung zeigt, führt die Wärmebehandlung der bearbeiteten Struktur in N&sub2; zur Umwandlung der Si/Ti-Zonen in Silicid, während das ausgesetzte Ti TiN bildet. Die entstehende Verbindung in Form eines Streifens führt zu einer dünnen TiN-Sperrschicht 12 unter einem leitenden TiSi&sub2;-Streifen 14.
  • Wie sich aus Fig. 4 ergibt, die im Querschnitt die Bildung der örtlichen Verbindung während des Herstellungsverfahrens zeigt, werden die ungeschützten Bereiche von TiN anschließend durch ein naßchemisches Abziehverfahren entfernt. Wie in der rasterelektronenmikroskopischen Aufnahme eines Querschnitts durch die TiSi&sub2;/TiN-beschichtete LI (Fig. 5) hervorgeht, ist kein Hinterschneiden der TiN-Schicht nach dem naßchemischen Abziehverfahren zu beobachten. Wie in den Fig. 4 und 5 dargestellt, erstreckt sich die TiN-Schicht tatsächlich leicht über die darüberliegende TiSi&sub2;-Schicht hinaus. Obgleich der exakte Mechanismus für dieses Phänomen nicht aufgeklärt ist, wird angenommen, daß die Diffusion von Verunreinigungen aus der Si/Ti-Doppelschicht in den darunterliegenden TiN-Film während der Silicidbildung der Grund dafür ist. Die Diffusion von Verunreinigungen kann die TiN-Schicht chemisch so modifizieren, daß sie der Auflösung während des nassen Abstrippens von TiN widersteht. Die ausgezeichnete Adhäsion zwischen der oberen TiSi&sub2;-Schicht und der TiN-Schicht kann außerdem zu einer erhöhten Beständigkeit gegenüber Hinterschneiden führen. Nach dem Naßabstrippen wird eine Hochtemperatur-Wärmebehandlung durchgeführt, um die Schichtwiderstände von TiSi&sub2; und TiN zu vermindern. Beim ursprünglichen TiSi&sub2; LI-Verfahren findet die Si/Ti-Reaktion sowohl auf Si- als auch auf SiO&sub2;-Substraten statt; da Ti mehr mit Si als mit SiO&sub2; reagiert, ist es schwierig, das Si/Ti-Verhältnis zu optimieren. Beim erfindungsgemäßen TiSi&sub2;/TiN-Verfahren wird die Ti-Reaktion mit dem Substrat durch die TiN- Sperrschicht verhindert; das Si/Ti-Verhältnis wird somit durch die Dicke von Si und Ti innerhalb der Doppelschicht bestimmt.
  • Bekannte TiN LIs werden aus einer TiN-Schicht hergestellt, die während der selbst-ausgerichteten Silicidbildung entsteht. Ein zweistufiges, naß/trockenes Verfahren wird angewandt, um die TiN LI zu bemustern. Obwohl dieses Verfahren keine weiteren Abscheidungsschritte erfordert, abgesehen von der ersten Ti-Schicht, besitzt das Trockenätzen von TiN eine geringe Selektivität gegenüber dem Substrat. Beim erfindungsgemäßen TiSi&sub2;/TiN-Verfahren wird nicht nur die ausgezeichnete Trockenätzselektivität des ursprünglichen TiSi&sub2;- Verfahrens beibehalten, sondern es entstehen darüber hinaus minimale Substratverluste beim Naßätzen. Weil die selbst-ausgerichtet silizidierten Kontakte während des Naßätzverfahrens nicht beeinträchtigt werden, können ausgezeichnete Kontaktwiderstände erreicht werden. Die beschichtete TiSi&sub2;- Schicht kann als elektrisch leitfähige harte Maske für das naßchemische Abstrippen von TiN angesehen werden. Ein Vergleich typischer Parameter einer TiSi&sub2; TiN-beschichteten LI und einer TiN LI ist in der Tabelle 1 wiedergegeben. Fünfzig Teststrukturen wurden der Messung unterworfen und Mittelwerte sind in Tabelle 1 angegeben. Zu beachten ist, daß in der ganzen Tabelle 1 die Standardabweichung ("sig." ist eine Abkürzung für "Sigma") jedes Satzes von fünfzig Messungen in Klammern angegeben ist. Wie in Tabelle 1 angegeben, wurden 3000 LIs (als "LI-Kette" bezeichnet) hergestellt, und es wurden die Ohm/Streifen sowohl für die TiN LI-Streifen als auch für die TiSi&sub2;/TiN LI- Streifen gemäß der Erfindung gemessen. Signifikant niedrigere Widerstände wurden für die erfindungsgemäß hergestellten LIs gemessen, und zwar unabhängig davon, ob diese Streifen über N + dotierte Diffusionen (N + Kette), P + dotierte Diffusionen (P + Kette) oder über zwei Polyzonen (PLY-Kette) aufgebaut waren. Als Widerstände dienende LI können grundsätzlich durch ihre relativ große Länge von LIs unterschieden werden, die keine Widerstände darstellen. Ohm pro Quadrat-Messungen sind in Tabelle 1 für LI-Widerstände angegeben, die 150 um · 0,8 um messen, und für LI-Widerstände, die 150 um x 1,2 um messen. Zu beachten ist, daß ein Topographiewiderstand erfindungsgemäß dadurch hergestellt werden kann, daß ein LI-Widerstandsstreifen über einem Verbund angebracht wird, der Polysilizium, Seitenwandoxid und dergleichen umfaßt. Meßwerte für LI-Topographiewiderstände, die 150 um · 0,8 um messen, sind in Tabelle 1 angegeben. Tabelle 1 Parametervergleich zwischen TiN- und TiSi&sub2;/TiN-LI
  • Das erfindungsgemäße TiSi/TiN-Beschichtungsverfahren verbindet die Vorteile des TiSi&sub2;- und des TiN LI-Verfahrens. Die große Trockenätzselektivität zwischen Si und Ti wird beim TiSi&sub2;-Verfahren beibehalten. Die Bewahrung einer 15 dünnen TiN-Schicht zwischen der Verbindung und den Kontakten erzeugt eine Diffusionsbarriere gegen Gegendotieren von Phosphor, was den Wärmehaushalt (der Wärmehaushalt ist eine Funktion des Produkts aus Temperatur und Zeit) der nachfolgenden Bearbeitungsschritte entspannt (das heißt die Erfindung gestattet die Bearbeitung bei höheren Temperaturen über längere Zeiträume). Die beschichtete TiSi&sub2;-Schicht kann als elektrisch leitfähige harte Maske für ein naßchemisches TiN-Abstrippen betrachtet werden. Verbesserte elektrische Eigenschaften ergeben sich aus dem niedrigeren spezifischen Widerstand von TiSi&sub2;, verglichen mit TiN.

Claims (1)

  1. Verfahren zur Herstellung einer örtlichen Verbindung, die Source/Drain (4)- und Gate (8)-Zonen miteinander verbindet, bei dem
    eine erste Titanschicht auf einem Silizium enthaltenden Halbleiterkörper mit einer Mehrzahl von Source/Drain-Zonen und einer Mehrzahl von Gate-Zonen abgeschieden wird, wobei die erste Titanschicht mit den Source/Drain- und Gate- Zonen in Berührung steht;
    die durch den vorstehenden Verfahrensschritt gebildete Struktur in N&sub2; geglüht wird, um eine Mehrzahl von voneinander getrennten Titansilizid-Zonen (3, 5) an den kontaktierten Oberflächen der Mehrzahl von Source/Drain-Zonen und der Mehrzahl von Gate-Zonen zu bilden und um eine Titannitrid-Sperrschicht zu bilden, die die Titansilizid-Zonen bedeckt und diese miteinander verbindet;
    eine zweite Titanschicht auf der Titannitrid-Sperrschicht abgeschieden wird;
    Silizium auf der zweiten Titanschicht, die auf der Titannitrid-Sperrschicht abgeschieden wurde, abgeschieden wird;
    das Silizium mit einem Muster versehen und geätzt wird und das Silizium nur dort belassen wird, wo die örtliche Verbindung gewünscht wird;
    die durch die vorgenannten Verfahrenschritte gebildete Struktur in N&sub2; geglüht wird, um die zweite Titanschicht unter dem Silizium in eine Titansilicidschicht (14) umzuwandeln und die zweite Titanschicht im übrigen in Titannitrid (12) umzuwandeln;
    und bei dem freiliegende Bereiche der Titannitrid-Sperrschicht und des Titannitrids (12), aber nicht die Titansilicid-Schicht (14) im wesentlichen naß weggeätzt werden, wobei ein Teil der Titannitrid-Sperrschicht, der sich über die Titansilicidschicht (14) hinaus erstreckt, zurückbleibt und wobei die Titansilicid- Zone an den kontaktierten Oberflächen der Mehrzahl von Source/Drain-Zonen und die Titansilicid-Zone an den kontaktierten Oberflächen der Mehrzahl von Gate-Zonen sich über die zurückbleibenden Bereiche der Titannitrid-Sperrschicht hinaus erstrecken.
DE69430461T 1993-01-12 1994-01-11 Neue Verbindungstechnik in bedeckten TiSi2/TiN Expired - Fee Related DE69430461T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US320993A 1993-01-12 1993-01-12

Publications (2)

Publication Number Publication Date
DE69430461D1 DE69430461D1 (de) 2002-05-29
DE69430461T2 true DE69430461T2 (de) 2002-11-14

Family

ID=21704729

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69430461T Expired - Fee Related DE69430461T2 (de) 1993-01-12 1994-01-11 Neue Verbindungstechnik in bedeckten TiSi2/TiN

Country Status (6)

Country Link
US (1) US5936306A (de)
EP (1) EP0638930B1 (de)
JP (1) JPH077095A (de)
KR (1) KR100309857B1 (de)
DE (1) DE69430461T2 (de)
TW (1) TW270226B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997017724A1 (en) * 1995-11-06 1997-05-15 Seiko Epson Corporation Semiconductor device having local wiring section and process for manufacturing the same
US6391760B1 (en) * 1998-12-08 2002-05-21 United Microelectronics Corp. Method of fabricating local interconnect
US6737716B1 (en) * 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6495413B2 (en) 2001-02-28 2002-12-17 Ramtron International Corporation Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
US6423592B1 (en) 2001-06-26 2002-07-23 Ramtron International Corporation PZT layer as a temporary encapsulation and hard mask for a ferroelectric capacitor
US6534807B2 (en) 2001-08-13 2003-03-18 International Business Machines Corporation Local interconnect junction on insulator (JOI) structure
US7479437B2 (en) * 2006-04-28 2009-01-20 International Business Machines Corporation Method to reduce contact resistance on thin silicon-on-insulator device
KR101641347B1 (ko) 2014-12-15 2016-07-21 피앤씨테크 주식회사 환기 팬 및 가스 차단기 제어 시스템 및 방법
KR20230158772A (ko) 2022-05-12 2023-11-21 (주)엘엑스하우시스 조리 상황 인지 장치 및 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777364A (en) * 1972-07-31 1973-12-11 Fairchild Camera Instr Co Methods for forming metal/metal silicide semiconductor device interconnect system
US4814854A (en) * 1985-05-01 1989-03-21 Texas Instruments Incorporated Integrated circuit device and process with tin-gate transistor
US4975756A (en) * 1985-05-01 1990-12-04 Texas Instruments Incorporated SRAM with local interconnect
US4804636A (en) * 1985-05-01 1989-02-14 Texas Instruments Incorporated Process for making integrated circuits having titanium nitride triple interconnect
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect
JPS6358943A (ja) * 1986-08-29 1988-03-14 Mitsubishi Electric Corp 電極・配線膜の構造
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US5168076A (en) * 1990-01-12 1992-12-01 Paradigm Technology, Inc. Method of fabricating a high resistance polysilicon load resistor
FR2658951B1 (fr) * 1990-02-23 1992-05-07 Bonis Maurice Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure.
US5091763A (en) * 1990-12-19 1992-02-25 Intel Corporation Self-aligned overlap MOSFET and method of fabrication
DE69226987T2 (de) * 1991-05-03 1999-02-18 Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. Lokalverbindungen für integrierte Schaltungen
US5173450A (en) * 1991-12-30 1992-12-22 Texas Instruments Incorporated Titanium silicide local interconnect process

Also Published As

Publication number Publication date
US5936306A (en) 1999-08-10
KR100309857B1 (ko) 2003-07-16
DE69430461D1 (de) 2002-05-29
TW270226B (de) 1996-02-11
KR940018699A (ko) 1994-08-18
EP0638930A1 (de) 1995-02-15
EP0638930B1 (de) 2002-04-24
JPH077095A (ja) 1995-01-10

Similar Documents

Publication Publication Date Title
DE69226987T2 (de) Lokalverbindungen für integrierte Schaltungen
EP0600063B2 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE2951734C2 (de)
US5654575A (en) TiSi2 /TiN clad interconnect technology
DE3211761C2 (de)
DE69229983T2 (de) Halbleiterschaltung mit einem Kontakt mit niedrigem Widerstand und ihr Herstellungsverfahren
DE3750325T2 (de) Verfahren zum Herstellen eines Halbleiterbauelements.
DE69429951T2 (de) Herstellungsverfahren für Halbleiteranordnung unter Verwendung der selektiven CVD-Methode
DE68926440T2 (de) Verfahren zur Selektivabscheidung von refraktorischen Metallen auf Siliziumkörpern
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE69226098T2 (de) Lokale Kontaktverbindungen für integrierte Schaltungen
DE69123884T2 (de) Verfahren und Struktur zur Verbindung von verschiedenen Zonen aus Polysilizium für integrierte Schaltkreise
DE3901114A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE69319867T2 (de) Verfahren zur herstellung einer lokalen verbindung und eines hohen polisiliziumwiderstands
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE69430461T2 (de) Neue Verbindungstechnik in bedeckten TiSi2/TiN
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE19723062C2 (de) Verfahren zum Bilden einer selbst ausgerichteten Metallverdrahtung für ein Halbleiterbauelement
DE69317012T2 (de) Herstellungsverfahren einer Verbindungsstruktur in einer integrierten Schaltung
DE69029046T2 (de) Kontakte für Halbleiter-Vorrichtungen
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE69227150T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer isolierenden Seitenwand
DE69018884T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE19608883C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
DE4329260B4 (de) Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee