KR940017185A - 클럭신호 완충장치 - Google Patents
클럭신호 완충장치 Download PDFInfo
- Publication number
- KR940017185A KR940017185A KR1019920025891A KR920025891A KR940017185A KR 940017185 A KR940017185 A KR 940017185A KR 1019920025891 A KR1019920025891 A KR 1019920025891A KR 920025891 A KR920025891 A KR 920025891A KR 940017185 A KR940017185 A KR 940017185A
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- buffered
- voltage
- reference voltage
- generating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 충격계수가 일정범위내에서 변동하고 로직전압레벨 변동되는 왜곡된 클럭신호를 일정한 충격계수를 갖는 클럭신호가 되도록 완충하는 클럭신호완충장치에 관한 것으로, 상기 클럭신호 완충장치는 왜곡된 클럭신호를 기준전압과 비교하여 그 결과에 따라 논의상태가 변화되는 완충된 클럭신호를 발생하는 비교기와, 상기 비교기로부터의 상기 완충된 클럭신호의 충격계수의 따라 전압레벨이 가변되는 상기 기준전압을 발생하여 상기 비교기에 공급하는 궤환루프를 구비하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 클럭신호 완충장치의 실시예를 도시한 블럭도, 제5도(a) 내지 제5도는(d)는 본 발명에 따른 클럭신호 완충장치의 입력 및 출력신호의 파형도, 제6도는 본 발명에 따른 클럭신호 완충장치의 실시예의 상세회로도.
Claims (2)
- 충격계수가 일정범위에서 변동하고 로직레벨전압이 다른 클럭신호들을 일정한 충격계수를 유지하는 클럭신호가 되도록 완충하는 클럭신호 완충장치에 있어서, 완충할 클럭신호를 입력하기 위한 수단과, 상기 입력수단을 통해 유입된 클럭신호를 기준전압과 비교하여 그 결과에 따라 논리상태가 변화된 완충된 클럭신호를 발생하는 비교수단과, 상기 비교수단으로부터의 상기 완충된 클럭신호의 충격계수에 따라 전압레벨의 가변된 상기 기준전압을 발생하여 상기 비교수단에 공급하는 궤환루프수단을 구비한 것을 특징으로 하는 클럭신호 완충장치.
- 제1항에 있어서, 상기 궤환루프수단이, 상기 비교수단으로부터의 상기 완충된 클럭신호를 적분하기 위한 적분수단과 상기 적분수단으로부터의 적분된 전압레벨을 소정비율로 레벨이동시켜 레벨이동된 전압을 상기 비교수단에 공급하는 직류레벨쉬프터를 구비한 것을 특징으로 하는 클럭신호 완충장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920025891A KR950002086B1 (ko) | 1992-12-28 | 1992-12-28 | 클럭신호 완충장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920025891A KR950002086B1 (ko) | 1992-12-28 | 1992-12-28 | 클럭신호 완충장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940017185A true KR940017185A (ko) | 1994-07-26 |
KR950002086B1 KR950002086B1 (ko) | 1995-03-10 |
Family
ID=19347006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920025891A KR950002086B1 (ko) | 1992-12-28 | 1992-12-28 | 클럭신호 완충장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950002086B1 (ko) |
-
1992
- 1992-12-28 KR KR1019920025891A patent/KR950002086B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950002086B1 (ko) | 1995-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940010463A (ko) | 저(low)전압 전력 공급원상에서 동작하는 전하 펌프 | |
MY114609A (en) | Zero-delay slew-rate controlled output buffer | |
JPH07507914A (ja) | 直角位相発振器 | |
KR890009117A (ko) | 한정된 준안정성 타임 동기화기 | |
KR920013441A (ko) | 반도체집적회로 | |
KR940008254A (ko) | 전원 종속 입력 버퍼 | |
KR940017185A (ko) | 클럭신호 완충장치 | |
KR950016000A (ko) | 씨모스(cmos) 회로와 바이폴라 회로가 혼재되어 있는 반도체 디바이스 | |
KR960039328A (ko) | 지연 시간 제어 회로 | |
KR970705236A (ko) | 논리신호 선택회로(logic signal selection circuit) | |
US20060033543A1 (en) | Latch inverter and flip-flop using the same | |
KR950024433A (ko) | 데이타 출력 회로 및 반도체 기억 장치 | |
KR940022773A (ko) | 이씨엘(ecl)회로의 번인 방법 및 장치 | |
KR950022109A (ko) | 반도체 소자의 노이즈 특성 강화회로 | |
US20060170481A1 (en) | Low-swing level shifter | |
KR100282420B1 (ko) | 입력버퍼회로 | |
DE60115002D1 (de) | Schnelle hochlaufgeschwindigkeit einer steuerspannung mit verbesserter auflösung | |
KR970055522A (ko) | 디플레션 트랜지스터를 이용한 5v/3.3v 톨러런트의 출력 버퍼 | |
KR950015753A (ko) | 반도체 집적회로의 입력버퍼회로 및 입력버퍼의 신호입력 안정화 방법 | |
KR960025760A (ko) | 챠지 펌프회로 | |
KR950022079A (ko) | 클럭 스큐에 의한 불안정현상 방지회로 | |
KR20000060392A (ko) | 반도체장치의 오실레이터 | |
KR950020720A (ko) | 어드레스 천이 검출회로 | |
KR970003222A (ko) | 셀프 타임드에 의한 논리 조합 회로 | |
KR940020687A (ko) | 고속의 출력특성을 가지는 논리회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 17 |
|
LAPS | Lapse due to unpaid annual fee |