KR940016797A - 디램에서의 셀 캐패시터 제조방법 - Google Patents

Abstract

본 발명은 반도체 디램에서의 셀 캐패시터 제조 방법에 관한 것이다.

종래의 반도체 디램에서의 셀 캐패시터 제조는 노드 콘택지역과 노드지역을 형성하기 위해서 노드 콘택마스크와 노드 마스크의 2개의 마스크가 필요하며 공정이 복잡하고, 또한 마스크 정렬 허용도가 매우 작아 공정상 곤란하였지만, 본 발명의 제조방법에서는 노드 마스크가 없이 노드 콘택마스크만으로 자기 정렬에 의해 노드기둥을 형성함으로써 간단하게 셀 캐패시터를 제조할 수 있는 장점이 있다.

Description

디램에서의 셀 캐패시터 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따른 디램에서의 셀 캐패시터 제조 공정도, 제3는 본 발명의 또 다른 실시예에 따른 디램에서의 셀 캐패시터 제조 공정도.

Claims (2)

1. 반도체 디램에서의 셀 캐패시터 제조방법에 있어서, (1) 반도체 기판상에 액티브 영역을 설정하기 위하여 필드산화막을 형성한 후, 상기 액티브 영역내에 게이트전극(23), 소오스/드레인 영역(24)을 형성하고 제1실리콘 산화막(25a)을 데포지션한 후, 비트라인 다결정 실리콘층을 형성하고 차례로 제2실리콘 산화막(25b), 실리콘 질화막(27), 노드 다결정 실리콘층(28c) 및 제3실리콘 산화막(25c)을 형성하는 단계와, (2) 상기 제3실리콘 산화막(25c)의 표면에서 소오스/드레인 접합부(24)까지 콘택홀을 열고, 노드 다결정 실리콘층(28)을 증착하고 상기 노드 다결정 실리콘층(28)의 측벽에 산화막 사이드월(25d)을 형성하는 단계와, (3) 상기 산화막 사이드월(25d)과 노드 다결정 실리콘층(28)위에 기둥다결정 실리콘층(29)을 증착한 후에 상기 노드 다결정 실리콘층(28) 및 산화막(25d)의 상부면의 기둥다결정실리콘층(29)과 하부면에 형성된 실리콘층(29,28c)을 제거하여 캐패시터 노드 전극을 형성하는 단계를 포함한 것을 특징으로 하는 디램에서의 셀 캐패시터 제조방법.
2. 제1항에 있어서, 제(3)단계에서 상부면의 기둥 다결정 실리콘층(29)을 제거한 후, 다시 산화막 사이드월을 형성한 후, 한번 더 다결정실리콘층(29-1)을 데포지션한 후, 다결정실리콘층(29-1, 28c)을 에치백으로 재거하여 노드전극을 형성하는 것이 특징인 디램에서의 셀 캐패시터 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.