KR940016777A - 고밀도 셀 배열의 게인 메모리 셀을 제조하는 방법 - Google Patents

고밀도 셀 배열의 게인 메모리 셀을 제조하는 방법 Download PDF

Info

Publication number
KR940016777A
KR940016777A KR1019930025241A KR930025241A KR940016777A KR 940016777 A KR940016777 A KR 940016777A KR 1019930025241 A KR1019930025241 A KR 1019930025241A KR 930025241 A KR930025241 A KR 930025241A KR 940016777 A KR940016777 A KR 940016777A
Authority
KR
South Korea
Prior art keywords
gate
forming
depositing
layer
polysilicon
Prior art date
Application number
KR1019930025241A
Other languages
English (en)
Other versions
KR100308076B1 (ko
Inventor
에이치. 크라우츠나이더 볼프강
엠. 클린겐슈타인 베르너
Original Assignee
발도르프,피켄셔
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 발도르프,피켄셔, 지멘스 악티엔게젤샤프트 filed Critical 발도르프,피켄셔
Publication of KR940016777A publication Critical patent/KR940016777A/ko
Application granted granted Critical
Publication of KR100308076B1 publication Critical patent/KR100308076B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 고밀도 셀 배열의 게인 메모리 셀을 제조하는 방법에 있어서 여러단계의 과정이 개시되었는데, 자체정렬방법(self-aligned techniquer)을 이용한 게인 메모리 셀 배열의 경제적인 제조방법이 제공되고, 저장 트랜지스터의 게이트 스톡내에 집적 다이오드가 제공되며, 전원에 저장 트랜지스터의 드레인을 연결시키는 파묻힌 VDD라인이 제공되는 동시에, 직접 다이오드를 저장 트랜지스터의 소오스 지역에 연결시키는 파묻힌 스트랩(buried strap)이 제공된다.

Description

고밀도 셀 배열의 게인 메모리 셀을 제조하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도 내지 제 5 도는 여러가지 처리 단계들이 수행된 후에 얻어지는 구조물을 도시한 각각의 단면도이다.

Claims (9)

  1. 부가 트랜지스터, 정장 트랜지스터 및 다이오드를 포함하고 있는 게인 메모리 셀을 제조하는 방법으로서, (a)반도체 기판에 능동지역을 형성하고 그 표면을 평탄화시키는 단계와, (b)트랜지스터 게이트 스톡을 형성하는 단계와, (c)다이오드를 게이트 스톡과 일체화시키는 단계와, (d)게이트 콘덕터를 구성하는 단계와, (e)트랜지스터용 소오스 및 드레인 지역을 이온주입하는 단계와, (f)트랜지스터를 전원에 연결시키기 위한 VDD라인을 형성하는 단계와, (g)집적 다이오드를 상기 저장 트랜지스터의 상기 소오스 지역에 연결시키는 파묻힌 스트랩을 형성하는 단계와, 그리고 (h)게이트를 재구성하고 게인 메모리 장치를 수동화시킨 후에 전지를 평탄화시키는 단계를 포함하고 있는 방법.
  2. 제 1 항에 있어서, 능동지역을 형성하는 상기 단계가 상기 기판내에 앝은 홈을 에칭시키는 단계 및 상기 얕은 홈에 실리콘 질화물 및 실리콘 사화물을 충전시켜서 상기 능동지역을 절연시키는 단계를 포함하고 있는 방법.
  3. 제 1 항에 있어서, 상기 게이트 스톡이, 실리콘 산화물의 열적 산화물 성장에 의해서 게이트를 형성하는 단계와, 상기 게이트상에 폴리실리콘을 증착시켜서 게이트 콘덕터를 형성하는 단계와, 상기 폴리실리콘을 실리사이드화 시키는 단계와, 그리고 그 위에 실리콘 질화물 및 실리콘 산호물을 증착시키는 단계에 의해서 제조되는 방법.
  4. 제 3 항에 있어서, 상기 집적 다이오드가, 상기 게이트 스톡내에 다수의 구멍을 에칭시키는 단계와, 상기 구멍에 한면 도우판트 방식의 폴리실리콘을 증착하는 단계와, 상기 구멍에 양면 도우판트 방식으 폴리실리콘을 증착하는 단계와, 상기 폴리실리콘을 실리사이드화 시키는 단계와, 상기 구멍을 실리콘 산화물로 충전시키는 단계와, 그리고 상기 여러 층들을 평탄화시키는 단계에 의해서 제조되는 방법.
  5. 제 1 항에 있어서, 상기 각각의 게이트 콘덕터가 반응 이온 에칭에 의해서 형성되고, 실리콘 질화물 스페이서가 상기 게이트 위에 형성되는 방법.
  6. 제 1 항에 있어서, 상기 VDD라인이 상기 반도체 기판 안으로의 이온주입 단계 및 실리사이드화 단계에 의해서 형성되는 방법.
  7. 제 1 항에 있어서, 상기 파묻힌 스트랩이, 상기 저장 트랜지스터 위로 제 1 방벽용 실리콘 질화물 층 및 제 2 실리콘 산화물 층을 증착시키는 단계와, 상기 산화물 및 질화물 층 내에 다수의 구멍을 형성시키는 단계와, 상기 구멍내에 저항계수가 작은 재료를 증착시키는 단계와, 전체 전지에 산화물 층을 증착시키는 단계와, 그리고 전지를 평탄화시키는 단계에 의해서 형성되는 방법.
  8. 제 7 항에 있어서, 상기 저항 계수가 작은 재료가 폴리실리콘인 방법.
  9. 제 1 항에 있어서, 상기 게이트가, 상기 게이트 스톡을 에칭하는 단계와, 실리콘 산화물 수동화층을 증착시키는 단계와, 그리고 이러한 층을 평탄화시키는 단계에 의해서 재구성되는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930025241A 1992-12-16 1993-11-25 고밀도셀배열의게인메모리셀을제조하는방법 KR100308076B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/991,776 1992-12-16
US07/991,776 US5308783A (en) 1992-12-16 1992-12-16 Process for the manufacture of a high density cell array of gain memory cells

Publications (2)

Publication Number Publication Date
KR940016777A true KR940016777A (ko) 1994-07-25
KR100308076B1 KR100308076B1 (ko) 2001-12-15

Family

ID=25537551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025241A KR100308076B1 (ko) 1992-12-16 1993-11-25 고밀도셀배열의게인메모리셀을제조하는방법

Country Status (7)

Country Link
US (1) US5308783A (ko)
EP (1) EP0602525B1 (ko)
JP (1) JP3495071B2 (ko)
KR (1) KR100308076B1 (ko)
AT (1) ATE184424T1 (ko)
DE (1) DE69326312T2 (ko)
HK (1) HK1003755A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960004079B1 (en) * 1992-12-19 1996-03-26 Lg Semicon Co Ltd Contact hole forming method
US5496771A (en) * 1994-05-19 1996-03-05 International Business Machines Corporation Method of making overpass mask/insulator for local interconnects
US5543348A (en) * 1995-03-29 1996-08-06 Kabushiki Kaisha Toshiba Controlled recrystallization of buried strap in a semiconductor memory device
EP0766312B1 (de) * 1995-09-26 2002-01-16 Infineon Technologies AG Selbstverstärkende DRAM-Speicherzellenanordnung
US5905279A (en) * 1996-04-09 1999-05-18 Kabushiki Kaisha Toshiba Low resistant trench fill for a semiconductor device
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5732014A (en) * 1997-02-20 1998-03-24 Micron Technology, Inc. Merged transistor structure for gain memory cell
US6436760B1 (en) * 2001-04-19 2002-08-20 International Business Machines Corporation Method for reducing surface oxide in polysilicon processing
US6979651B1 (en) * 2002-07-29 2005-12-27 Advanced Micro Devices, Inc. Method for forming alignment features and back-side contacts with fewer lithography and etch steps
US7224024B2 (en) * 2002-08-29 2007-05-29 Micron Technology, Inc. Single transistor vertical memory gain cell
US6838723B2 (en) * 2002-08-29 2005-01-04 Micron Technology, Inc. Merged MOS-bipolar capacitor memory cell
US20040061190A1 (en) * 2002-09-30 2004-04-01 International Business Machines Corporation Method and structure for tungsten gate metal surface treatment while preventing oxidation
US6804142B2 (en) * 2002-11-12 2004-10-12 Micron Technology, Inc. 6F2 3-transistor DRAM gain cell
US7030436B2 (en) * 2002-12-04 2006-04-18 Micron Technology, Inc. Embedded DRAM gain memory cell having MOS transistor body provided with a bi-polar transistor charge injecting means
US6956256B2 (en) * 2003-03-04 2005-10-18 Micron Technology Inc. Vertical gain cell
US8583213B2 (en) * 2006-09-12 2013-11-12 General Electric Company Combined MR imaging and tracking
US9359865B2 (en) 2012-10-15 2016-06-07 Baker Hughes Incorporated Pressure actuated ported sub for subterranean cement completions
US20160064285A1 (en) * 2013-03-27 2016-03-03 Ps4 Luxco S.A.R.L.) Manufacturing method for semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2070329B (en) * 1980-01-25 1983-10-26 Tokyo Shibaura Electric Co Semiconductor memory device
US4543595A (en) * 1982-05-20 1985-09-24 Fairchild Camera And Instrument Corporation Bipolar memory cell
US4416404A (en) * 1983-01-26 1983-11-22 Daniels Fitz A S C Belt type garment for carrying tennis balls and the like
JPS604253A (ja) * 1983-06-23 1985-01-10 Nec Corp 半導体集積回路メモリ
US4654825A (en) * 1984-01-06 1987-03-31 Advanced Micro Devices, Inc. E2 prom memory cell
CA1322250C (en) * 1987-08-31 1993-09-14 Loren Thomas Lancaster Active dynamic memory cell
JPH01145850A (ja) * 1987-12-02 1989-06-07 Oki Electric Ind Co Ltd 半導体記憶装置
US4914740A (en) * 1988-03-07 1990-04-03 International Business Corporation Charge amplifying trench memory cell
JPH01255269A (ja) * 1988-04-05 1989-10-12 Oki Electric Ind Co Ltd 半導体記憶装置
US5021849A (en) * 1989-10-30 1991-06-04 Motorola, Inc. Compact SRAM cell with polycrystalline silicon diode load
GB2238427A (en) * 1989-11-24 1991-05-29 Philips Electronic Associated Thin film diode devices and active matrix addressed display devices incorporating such

Also Published As

Publication number Publication date
JP3495071B2 (ja) 2004-02-09
KR100308076B1 (ko) 2001-12-15
ATE184424T1 (de) 1999-09-15
US5308783A (en) 1994-05-03
DE69326312T2 (de) 2000-02-17
EP0602525A1 (en) 1994-06-22
HK1003755A1 (en) 1998-11-06
JPH06216330A (ja) 1994-08-05
DE69326312D1 (de) 1999-10-14
EP0602525B1 (en) 1999-09-08

Similar Documents

Publication Publication Date Title
US6395597B2 (en) Trench DRAM cell with vertical device and buried word lines
US5115289A (en) Semiconductor device and semiconductor memory device
US6767789B1 (en) Method for interconnection between transfer devices and storage capacitors in memory cells and device formed thereby
US5057888A (en) Double DRAM cell
EP0430404B1 (en) Method of manufacturing a capacitor for a DRAM cell
KR940016777A (ko) 고밀도 셀 배열의 게인 메모리 셀을 제조하는 방법
US5336912A (en) Buried plate type DRAM
US5492851A (en) Method for fabricating attached capacitor cells in a semiconductor device having a thin film transistor
US20020197794A1 (en) Method of manufacturing thin film transistor in semiconductor device
US5470776A (en) Method for fabricating stacked dynamic random access memory cell
US6312982B1 (en) Method of fabricating a trench capacitor
US5041887A (en) Semiconductor memory device
US6404008B1 (en) Semiconductor-on-insulator transistor and memory circuitry employing semiconductor-on-insulator transistors
KR102431682B1 (ko) 반도체 장치 구조체
US20060281302A1 (en) Semiconductor damascene trench and methods thereof
JPH04233272A (ja) ダブルトレンチ半導体メモリ及びその製造方法
US6566200B2 (en) Flash memory array structure and method of forming
US5236858A (en) Method of manufacturing a semiconductor device with vertically stacked structure
KR100517219B1 (ko) 동적이득메모리셀을갖는dram셀장치및그의제조방법
US5066606A (en) Implant method for advanced stacked capacitors
CN108281423B (zh) 制作半导体元件的方法
EP0513532B1 (en) Trench DRAM cell with substrate plate
US20240098963A1 (en) Semiconductor Structure and Method Making the Same
KR0123237B1 (ko) 다이나믹 램(dram)셀 및 그 제조방법
KR960005565B1 (ko) 반도체 기억 장치 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040802

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee