KR940012528A - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR940012528A KR940012528A KR1019920021596A KR920021596A KR940012528A KR 940012528 A KR940012528 A KR 940012528A KR 1019920021596 A KR1019920021596 A KR 1019920021596A KR 920021596 A KR920021596 A KR 920021596A KR 940012528 A KR940012528 A KR 940012528A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- oxidation process
- sacrificial oxide
- wet oxidation
- dry
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 239000004065 semiconductor Substances 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract 3
- 239000010703 silicon Substances 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 3
- 238000009279 wet oxidation reaction Methods 0.000 claims 9
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자 제조 방법에 있어서, 게이트 산화막의 특성을 향상시키기 위해 게이트 산화막을 형성하기전에 성장시키는 희생산화막의 두께를 종래의 기술보다 두껍게 형성하여 공정 단계에 의해 발생된 결함이 실리콘 기판에 함유된 것과, 실리콘 기판 자체에 함유하는 결합이 희생산화막에 포함되도록 함으로써 희생산화막을 제거할 경우 결함이 제거되도록 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 내지 제6도는 본 발명의 실시예에 의해 희생산화막을 형성하는 공정 단계를 도시한 도면.
Claims (5)
- 실리콘 기판의 소정 부분에 필드산화막을 형성하고, 희생산화막을 성장 및 제거시킨 다음, 게이트 산화막 및 게이트 전극을 형성하는 공정순서로 진행되는 MOSFET 제조방법에 있어서, 상기 희생산화막을 형성하는 공정에서 건식 산화 및 습식 산화 공정을 예정된 온도와 시간동안 실시하여 희생산화막의 두께를 1000Å으로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 희생산화막을 900℃에서 건식 및 습식산화 공정을 실시하되 습식 산화 공정을 40-45분 동안 실시하는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 희생산화막을 1050℃에서 건식 및 습식산화 공정을 실시하되, 습식산화 공정을 5-7분 동안 실시하는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 희생산화막을 900℃에서 건식 및 습식산화 공정을 실시하되, 습식산화 공정에서 HCl을 포함시켜서 45-50분 동안 실시하는 것을 특징으로 하는 반도체소자 제조방법.
- 제1항에 있어서, 상기 희생산화막을 1050℃에서 건식 및 습식산화 공정을 실시하되, 습식산화 공정에서 HCl을 포함시켜서 5-10분동안 실시하는 것을 특징으로 하는 반도체소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920021596A KR960007641B1 (ko) | 1992-11-18 | 1992-11-18 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920021596A KR960007641B1 (ko) | 1992-11-18 | 1992-11-18 | 반도체 소자 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940012528A true KR940012528A (ko) | 1994-06-23 |
KR960007641B1 KR960007641B1 (ko) | 1996-06-07 |
Family
ID=19343302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920021596A KR960007641B1 (ko) | 1992-11-18 | 1992-11-18 | 반도체 소자 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960007641B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012177013A2 (en) * | 2011-06-20 | 2012-12-27 | Lg Innotek Co., Ltd. | Apparatus and method for removing defect |
-
1992
- 1992-11-18 KR KR1019920021596A patent/KR960007641B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR960007641B1 (ko) | 1996-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940012528A (ko) | 반도체 소자 제조방법 | |
JPS6489457A (en) | Manufacture of semiconductor device | |
KR970003560A (ko) | 반도체소자의 제조방법 | |
KR950027999A (ko) | 반도체 소자의 산화막 형성방법 | |
KR910013556A (ko) | 고저항 다결정실리콘의 제조방법 | |
KR970052837A (ko) | 반도체 장치의 질화막 형성방법 | |
KR950034671A (ko) | 질소분위기 고온 열처리에 의한 분리영역 형성방법 | |
KR970052785A (ko) | 반도체 소자 제조방법 | |
KR960026121A (ko) | 반도체 소자 제조방법 | |
KR960026362A (ko) | 반도체소자의 게이트절연막 제조방법 | |
KR960039432A (ko) | 반도체소자 및 그 제조방법 | |
KR920022554A (ko) | 반도체장치의 제조방법 | |
KR910005480A (ko) | 고압, 저압병용 시모스 트랜지스터의 제조방법 | |
KR940010387A (ko) | 반도체 소자 제조방법 | |
KR960017940A (ko) | 폴리실리콘 전도막 형성 방법 | |
KR960019538A (ko) | 두께를 초과하여 형성된 층의 식각방법 | |
KR910001941A (ko) | 모오스 fet 제조방법 | |
KR880013236A (ko) | 반도체 장치의 제조방법 | |
KR910007105A (ko) | 폴리 실리콘을 이용한 소자분리 산화막 제조방법 | |
KR920010827A (ko) | 반도체 장치의 소자격리 방법 | |
KR970004094A (ko) | 박막 트랜지스터 제조 방법 | |
KR970023704A (ko) | 반도체 소자의 접촉창 형성방법 | |
JPS5474383A (en) | Manufacture of semiconductor device | |
KR940016572A (ko) | 반도체소자의 게이트산화막 형성 방법 | |
KR920013625A (ko) | 반도체장치의 이온 주입 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |