KR940010112A - 불휘발성 반도체 메모리 장치 - Google Patents

불휘발성 반도체 메모리 장치 Download PDF

Info

Publication number
KR940010112A
KR940010112A KR1019930020305A KR930020305A KR940010112A KR 940010112 A KR940010112 A KR 940010112A KR 1019930020305 A KR1019930020305 A KR 1019930020305A KR 930020305 A KR930020305 A KR 930020305A KR 940010112 A KR940010112 A KR 940010112A
Authority
KR
South Korea
Prior art keywords
latch
memory device
semiconductor memory
signal
nonvolatile semiconductor
Prior art date
Application number
KR1019930020305A
Other languages
English (en)
Other versions
KR960016498B1 (ko
Inventor
가즈오 와따나베
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR940010112A publication Critical patent/KR940010112A/ko
Application granted granted Critical
Publication of KR960016498B1 publication Critical patent/KR960016498B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Landscapes

  • Read Only Memory (AREA)

Abstract

불휘발성 반도체 메모리 장치는 불휘발성 트랜지스터로 이루어진 메모리 셀(MO1, MO2)의 데이타를 검출 및 출력하기 위한 감지 증폭기(6), 감지 증폭기의 출력을 래치하기 위한 래치 신호에 응답하는 래치 회로(20)및 래치 회로의 래칭 동작을 금지하기 위한 래치 금지 신호에 응답하는 금지 수단(10)을 포함한다.
메모리 장치의 이러한 구성에 있어서, 메모리 셀내의 정확한 데이타가 검증모드를 자동적으로 검출하여 래치 회로를 이용하지 않고서도 신호(DO)의 검증을 모니터함으로써 회로부내의 잡음의 영향을 받지 않고서도 판독될 수 있다.

Description

불휘발성 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 불휘발성 반도체 장치의 회로도,
제2도는 제1도에 도시된 신호 발생기(50)의 회로도.

Claims (11)

  1. 불휘발성 반도체 메모리 장치에 있어서, 메모리 셀에 기억된 데이타를 감지 및 출력하기 위한 감지 증폭기, 상기 감지 증폭기의 출력을 래치하기 위한 래치 신호에 응답하는 래치 회로, 및 검증 모드 중에 상기 래치 회로의 래치 동작을 금지하기 위한 래치 금지 신호에 응답하는 금지 회로를 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 메모리 셀이 불휘발성 MOSFET로 구성되는 것을 특징으로 하는 발휘발성 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 래치회로가 보유부를 포함하고, 상기 래치 금지 수단이, 상기 래치 금지 신호가 활성 레벨인 경우 상기 래치 회로의 상기 보유부를 디스에이블시키기 위한 상기 래치 신호 및 상기 래치 금지 신호가 공급되는 수단을 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 래치 금지 수단이 상기 래치 신호 및 래치 금지 신호가 공급되는 논리 게이트를 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 노닐 게이트가 NAND게이트인 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  6. 제4항에 있어서, 상기 논리 게이트가 NOR게이트인 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  7. 제1항에 있어서, 프로그래밍 전압의 검출을 나타내는 검출 신호에 응답하여 상기 래치 금지 신호를 활성 레벨로 발생시키기 위한 수단을 더 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  8. 제1항에 있어서, 상기 래치 회로가 상기 감지 증폭기의 출력이 공급되어 상기 래치 신호에 대응하여 동작하는 클럭 인버터, 및 상기 클럭 인버터의 출력을 보유하기위한 보유 회로를 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리장치.
  9. 불휘발성 반도체 메모리 장치에 있어서, 불휘발성 트랜지스터를 포함하는 메모리 셀의 데이타를 검출 및 출력하기 위한 감지 증폭기, 상기 감지 증폭기의 출력을 래치하기 위한 래치 회로, 및 상기 메모리 장치의 검증 모드시의 판독 동작중에 상기 래치 회로의 래칭 동작을 금지하기 위한 금지 수단을 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리장치.
  10. 제9항에 있어서, 상기 금지 수단이 상기 래치 회로를 비래칭 상태로 되게하여 상기 래치 회로를 래치시키지 않고서도 상기 감지 증폭기의 출력을 출력하기 위해 검증 모드 검출 신호에 응답하는 수단을 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  11. 제10항에 있어서, 데이타 판독중에 전원 전압을 기록 전압으로서 검출하여 상기 전원 전압의 검출시에 검증 모드 검출 신호를 발생시키기 위한 기록 전압 검출회로를 더 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930020305A 1992-10-01 1993-10-02 불휘발성 반도체 메모리 장치 KR960016498B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26375292A JP2819964B2 (ja) 1992-10-01 1992-10-01 不揮発性半導体記憶装置
JP92-263752 1992-10-01

Publications (2)

Publication Number Publication Date
KR940010112A true KR940010112A (ko) 1994-05-24
KR960016498B1 KR960016498B1 (ko) 1996-12-12

Family

ID=17393802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930020305A KR960016498B1 (ko) 1992-10-01 1993-10-02 불휘발성 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US5408432A (ko)
EP (1) EP0591869B1 (ko)
JP (1) JP2819964B2 (ko)
KR (1) KR960016498B1 (ko)
DE (1) DE69323378T2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886927A (en) * 1996-06-11 1999-03-23 Nkk Corporation Nonvolatile memory device with verify function
JP4004306B2 (ja) * 2002-02-14 2007-11-07 富士通株式会社 書き込み動作中に読み出し動作を行う半導体不揮発性メモリ
US7385855B2 (en) * 2005-12-26 2008-06-10 Ememory Technology Inc. Nonvolatile memory device having self reprogramming function
JP2010020843A (ja) * 2008-07-10 2010-01-28 Toshiba Corp 半導体記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58128097A (ja) * 1981-12-29 1983-07-30 Fujitsu Ltd 半導体記憶装置
JPS6124091A (ja) * 1984-07-12 1986-02-01 Nec Corp メモリ回路
JPS6417298A (en) * 1987-07-09 1989-01-20 Nec Corp Rom read-out circuit
JP2573335B2 (ja) * 1988-11-09 1997-01-22 株式会社東芝 不揮発性メモリ
DE69023556T2 (de) * 1989-06-26 1996-07-18 Nippon Electric Co Halbleiterspeicher mit einem verbesserten Datenleseschema.
US5146427A (en) * 1989-08-30 1992-09-08 Hitachi Ltd. High speed semiconductor memory having a direct-bypass signal path

Also Published As

Publication number Publication date
EP0591869A3 (en) 1994-10-19
DE69323378T2 (de) 1999-09-30
EP0591869B1 (en) 1999-02-03
KR960016498B1 (ko) 1996-12-12
EP0591869A2 (en) 1994-04-13
US5408432A (en) 1995-04-18
DE69323378D1 (de) 1999-03-18
JP2819964B2 (ja) 1998-11-05
JPH06111586A (ja) 1994-04-22

Similar Documents

Publication Publication Date Title
US6201731B1 (en) Electronic memory with disturb prevention function
US9558838B2 (en) Semiconductor device for masking data stored in twin cell and outputting masked data
US4962484A (en) Non-volatile memory device
KR930014613A (ko) 불휘발성 반도체 기억장치
KR890008700A (ko) 원-타임 프로그램 가능 메모리 및 장치와 마이크로컴퓨터
KR970023451A (ko) 불휘발성 반도체 메모리 장치
KR960042757A (ko) 불휘발성 반도체 메모리의 데이터 독출 회로
KR940022574A (ko) 상태 래지스터를 구비한 비휘발성 반도체 메모리 소자 및 그 테스트 방법
KR950006865A (ko) 반도체 불휘발성 메모리장치
KR970017679A (ko) 불휘발성 반도체 기억 장치 및 그의 사용 방법
US4758748A (en) Sense amplifier for programmable read only memory
KR960005354B1 (ko) 어드레스 천이 검출 회로를 구비한 비휘발성 반도체 메모리
KR870011693A (ko) 반도체 메모리장치의 리던던시회로
KR890015265A (ko) 불휘발성 메모리 회로장치
KR940010112A (ko) 불휘발성 반도체 메모리 장치
KR930020430A (ko) 불휘발성 반도체 기억장치
US5483485A (en) Nonvolatile semiconductor system with automatic over erase protection
KR950001862A (ko) 반도체 집적 회로 장치
JP3530402B2 (ja) 半導体集積回路装置
KR930001653B1 (ko) 불휘발성 반도체 기억장치
JPH1166875A (ja) 半導体記憶回路
KR950001489A (ko) Prom 내장 마이크로 컴퓨터
KR100648271B1 (ko) 출력 데이터의 왜곡을 방지하는 플래시 메모리 장치
KR100661672B1 (ko) 플래쉬 메모리 소자의 리커버리 회로
KR100219060B1 (ko) 센스증폭기가 디스에이블되는 시점에 워드라인이 비활성화되는 마스크 롬

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011205

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee