KR940008178B1 - 샘플홀드 회로 및 그것을 이용한 액정디스플레이 장치 - Google Patents

샘플홀드 회로 및 그것을 이용한 액정디스플레이 장치 Download PDF

Info

Publication number
KR940008178B1
KR940008178B1 KR1019910020213A KR910020213A KR940008178B1 KR 940008178 B1 KR940008178 B1 KR 940008178B1 KR 1019910020213 A KR1019910020213 A KR 1019910020213A KR 910020213 A KR910020213 A KR 910020213A KR 940008178 B1 KR940008178 B1 KR 940008178B1
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
sampling
output
pulse
Prior art date
Application number
KR1019910020213A
Other languages
English (en)
Other versions
KR920010339A (ko
Inventor
테츠로 이타쿠라
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR920010339A publication Critical patent/KR920010339A/ko
Application granted granted Critical
Publication of KR940008178B1 publication Critical patent/KR940008178B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

내용 없음.

Description

샘플홀드 회로 및 그것을 이용한 액정디스플레이 장치
제1도는 본 발명의 한실시예에 따른 액정디스플레이장치용 구동회로의 회로도.
제2도는 그 액정디스플레이장치의 전체구성을 나타낸 도면.
제3도는 샘플링펄스의 전송단인 시프트레지스터의 동작을 설명하기위한 도면.
제4도 1수평기간의 샘플홀드회로의 동작을 설명하기위한 파형도.
제5도 각 샘플홀드의 전계효과 트랜지스터의 구동신호파형을 나타낸 도면.
제6도 다른 실시예이며, 레벨시프트회로를 설치한 구동회로의 회로도.
제7도 다른 실시예에 따른 액정디스플레이장치용 구동회로의 회로도.
제8도 다른 실시예에 따른 액정디스플레이장치용 구동회로의 회로도.
제9도 제8도의 회로동작을 설명하기위한 타이밍도.
*도면의 주요 부분에 대한 부호의 설명
1 : 디스플레이 유닛 2 : 액정쎌
3 : 디스플레이 구동회로 4 : 주사선 선택회로
본 발명은 과잉신호전하를 보상하는 기능을 갖는 샘플홀드회로 및 이 샘플홀드회로를 이용하여 구동회로를 구성한 액정디스플레이장치에 관한 것이다.
액정디스플레이장치는 액정쎌이 매트릭스 배열되어, 화상신호가 공급되는 복수의 신호선과 복수의 주사선이 교차설치되어 구성된 디스플레이 유닛과, 신호선에 화상신호를 샘플링하여 부여해주는 디스플레이 구동회로 및 주사선을 선택적으로 구동하는 주사선 선택회로로 구성된다.
디스플레이 구동회로는 샘플홀드회로를 주체로 하여 구성된다.
종래의 액정디스플레이장치의 디스플레이 구동회로는 1수평라인에 필요한 화소수에 상당하는 수의 샘플홀드회로와, 이들 샘플홀드회로에 샘플링펄스를 인가하기위한 시프트레지스터에 의해 구성되어있다.
각 샘플홀드회로는 영상신호를 샘플링하는 아날로그 스위치로서의 제1 MOS 트랜지스터와 샘플링된 신호전하를 유지하는 유지캐패시터를 갖는다.
캐패시터의 단자전압은 출력가능 신호에 의해 제어되는 출력 버퍼를 통해서 신호선에 접속된 출력단자에서 출력되지만, 캐패시터와 출력버퍼와의 사이에는 캐패시터에 축전된 전하중에 영상신호에 대응하는 필요한 신호전하를 초과하는 과잉전하를 도피시키기 위한 전하보상용의 제2 MOS트랜지스터가 설치되어있다.
과잉전하로는 제1 MOS 트랜지스터가 온상태일때에 채널에 축적되고, 오프로 되었을때에 소오스, 드레인에 스위프되는 채널전하, 혹은 게이트에서 결합용량을 통해서 들어오는 피드스루전하(feed through charge)등이 있다.
제2 MOS 트랜지스터의 드레인, 소오스가 단락되어 캐패시터에 접속되고, 게이트는 샘플링펄스를 인버터에 의해 반전시켜 얻어지는 신호에 의해 제어된다.
상기와 같이 과잉신호전하를 보상하는 기능을 가진 샘플홀드회로는 예를들면 Roubik Gregorian 등에 의한 "Analog MOS Intergrated Circuits FOR Signal processing"의 pp 469-470에 해석되어있다.
상기와 같은 과잉 전하보상 기능을 갖는 종래의 액정디스플레이 구동회로는 특히 IC화 되었을 경우, 소자 특성의 편차에 의해 각 샘플홀드회로의 출력전위가 흐트러져 화질이 나빠지는 원인이 된다는 문제가 있었다.
즉 입력신호를 샘플링하기 위해서 샘플링용의 제1 MOS 트랜지스터에 샘플링펄스가 공급되고, 보상용의 제2 MOS 트랜지스터에 인버터로써 반전된 샘플링펄스가 공급되었을때에, 보상용의 제2 MOS 트랜지스터가 온되는 시각이 인버터의 지연시간 편차에 의해 불균일해진다.
예를들어 제2 MOS 트랜지스터가 조기에 온되었다고 하면 제1 MOS 트랜지스터가 또한 온되기 때문에, 제2 MOS 트랜지스터의 채널에는 영상신호선에서 직접 전하가 공급된다.
이에 대해서 제2 MOS 트랜지스터가 나중에 온되었다고 하면 제2 MOS 트랜지스터의 채널에는 전하유지캐패시터이 이미 축적된 전하의 일부가 공급되게 된다.
이것은 전하보상용의 제2 MOS 트랜지스터의 효과, 즉 제1 MOS 트랜지스터의 채널 축적전하나 게이트로 부터의 피드스루 전하등의 과잉 전하를 제거한다고 하는 효과가 흐트러지게 됨을 의미한다.
따라서 각 샘플홀드회로의 입력전위가 같더라도 출력전위가 흐트러지는 결과를 초래한다.
이상과 같이 종래의 액정디스플레이 구동회로에서는 특히 IC화된 경우에 각 샘플홀드회로는 소자특성의 편차에 의해 출력전위가 흐트러져 표시화질이 나빠진다는 문제가 있었다.
본 발명은 샘플링용 스위칭 트랜지스터 및 보상용 스위칭 트랜지스터의 온, 오프동작이 정밀도있게 행해지는 샘플홀드회로를 제공하는 것을 목적으로한다.
본 발명은 정밀도있게 온, 오프작동하는 샘플링용 스위칭 트랜지스터 및 보상용 스위칭 트랜지스터를 갖는 샘플홀드회로를 이용하여 구성된 구동회로를 갖는 고화질 액정디스플레이장치를 제공하는 것을 목적으로 한다.
본 발명에 의하면 샘플링펄스전송부에서 순차 얻어지는 샘플링펄스에 응답하여 입력신호를 샘플링하는 복수의 샘플링용 전계효과 트랜지스터와, 이들 샘플링용 전계효과 트랜지스터에 의해 샘플링된 신호전하를 각각 유지하는 복수의 전하유지 캐패시터와, 신호전하에 중첩하여 전하 유지 캐패시터에 축적되는 과잉 전하를 피하기위해 각각 대응하여 전하 유지 캐패시터의 접속되는 소오스 및 드레인 전극을 갖는 복수의 보상용 전계효과 트랜지스터로 구성되며, 각 샘플 홀드회로의 보상용 전계효과 트랜지스터의 게이트에는 적어도 한 단계뒤의 샘플홀드회로의 샘플링용 트랜지스터게이트에 인가되는 샘플링펄스를 반전시켜 얻어지는 구동펄스를 인가하는 펄스인가회로가 설치된다.
본 발명에 의하면 복수의 화소와 각화소에 화상 신호를 선택적으로 부여하기 위한 복수의 신호선 및 신호선과 교차하는 복수의 주사선이 배열 형성된 액정디스플레이 유닛과, 주사선을 선택적으로 구동시키는 주사선 선택회로와, 신호선에 화상신호를 샘플링하여 공급하기위한 신호선에 대응하여 설치된 복수의 샘플홀드 회로 및 이들 샘플링 홀드회로에 샘플링펄스를 순차인가하는 샘플링펄스 전송회로를 갖는 구동회로, 이 구동회로의 샘플홀드회로는 샘플링펄스 전송회로로 부터 순차 얻어지는 샘플링펄스에 응답하여 입력화상신호를 샘플링 하는 복수의 샘플링용 전계효과 트랜지스터와, 이들 제1전계효과 트랜지스터에 의해 각각 샘플링된 신호전하를 각각 유지하는 복수의 전하 유지 캐패시터와, 신호전하를 중첩하여 복수의 전하유지 캐패시터에 축적되는 과잉 전하를 도피시키기위해 각각 전하 유지 캐패시터에 접속되는 소오스드레인 전극을 갖는 복수의 보상용 전계 효과 트랜지스터와, 각 샘플홀드회로의 보상용전계효과 트랜지스터의 게이트에 적어도 한단계뒤의 샘플홀드회로의 샘플링용 전계효과 트랜지스터 게이트에 인가되는 샘플링펄스를 반전시켜 얻어지는 구동펄스를 인가하는 펄스회로로 구성되는 액정 디스플레이 장치를 제공 할 수있다.
본 발명에 의한 샘플홀드회로에서는 샘플링용 전계효과 트랜지스터의 채널에 축적되는 전하, 혹은 게이트로 부터의 피드수루에 의한 전하에 기인하는 과잉 전하를 보상하기 위한 보상용 전계효과 트랜지스터는 적어도 한단계뒤의 샘플홀드회로의 샘플링용 전계효과 트랜지스터의 게이트에 인가되는 샘플링펄스를 반전시켜 얻어지는 구동 펄스에 의해 구동된다.
즉, 샘플링 전계효과 트랜지스터가 확실히 오프상태로 된 후에 보상용 전계효과 트랜지스터가 온된다.
그 결과 보상용 전계효과 트랜지슨터의 온, 오프동작에 다수의 편차가 있다하더라도 보상용 전계효과 트랜지스터에 의한 과잉 전하 보상의 정도의 편차가 생기는 일이 없다.
즉, 샘플홀드회로의 특성의 편차가 감소되어 고정밀도의 샘플홀드회로가 얻어진다.
또 이러한 샘플홀드회로를 이용하여 액정 디스플레이 구동회로를 구성하면 고화질의 표시가 가능해진다.
제1도는 본 발명의 샘플홀드회로를 이용하여 구성한 액정디스플레이장치의 실시예의 구동회로이며, 제2도는 이 구동회로를 이용한 액정디스플레이장치의 전체구성이다.
제2도와 같이 액정디스플레이장치는 액정쎌(2)이 매트릭스 배열되고, 복수의 신호선과 이들 신호선이 교차하는 복수의 주사선이 설치된 예를들면 액티브매트릭스형의 디스플레이 유닛(1)과, 샘플링된 영상신호를 신호선에 부여하는 디스플레이 구동회로(3)와, 수평주사선을 순차선택하는 주사선 선택회로(4)로 구성된다.
디스플레이 구동회로(3)는 제1도와 같이 샘플링펄스를 전송하기 위한 복수의 레지스터단 SR을 갖는 시프트레지스터와, 이 시스트레지스터의 복수의 레지스터단 SR의 출력노드에서 출력되는 샘플링펄스에 의해 각각 구동되는 복수의 샘플홀드회로 S/H로 구성된다.
각 샘플홀드회로 S/H는 "샘플링"을 위한 아날로그 스위치로서의 n채널형의 제1전계효과 트랜지스터 MS, 이 제1전계효과 트랜지스터 MS에 의해 입력영상신호 VideoR, VideoG, VideoB를 샘플링하여 얻어진 신호전하를 유지하는 전하유지 캐패시터 CH, 과잉전하를 보상하기 위한 n채널의 제2전계효과 트랜지스터 MC 및 출력 버퍼 BF에 의해 구성된다.
이 기본구성은 종래와 다르지 않다.
그러나 각 샘플홀드회로 S/H의 제2전계효과 트랜지스터 MC의 게이트에는 제1전계효과 트랜지스터 MS의 게이트에 입력되는 샘플링펄스와는 다른 샘플링펄스, 즉 제1도의 경우 한단계뒤의 레지스터 단 SR의 전송단 출력노드에서 얻어지는 샘플링펄스를 인버터 INV에 의해 반전시켜 얻어지는 펄스가 공급된다.
이 실시예에 의한 액정디스플레이 구동회로의 동작을 제3도~제5도를 이용하여 설명한다.
3상의 클럭 CK1~CK3으로 구동되는 시프트 레지스터에 의해 샘플링펄스에는 복수의 레지스터단에 순차전송되어 제3도와 같이 레지스터 단 SR의 각 출력노드 (A)(B)(C)…에 3상의 클럭의 위상 어긋남에 상당하는 위상이 어긋난 샘플링펄스가 얻어진다.
이 샘플링펄스가 각단의 샘플홀드회로 S/H로 인가된다.
각 샘플홀드회로 S/H에는 제4도와 같이 1수평 기간중의 영상신호기간에서 샘플링된 영상 신호가 순차 유지된다.
블랭킹기간에서 출력가능 신호 OE가 "H"레벨로 되고, 이에 따라서 제어되는 출력버퍼 BF를 통해서 디스플레이 유닛의 복수의 신호선에 동시에 신호전압이 공급된다.
이때 주사선 선택회로(4)에 의해 선택되고 있는 주사선상에 액정쎌(2)에서 영상신호가 갱신되게 된다.
디스플레이 구동회로(4)내의 각 샘플홀드회로 S/H의 전하보상용 제2전계효과 트랜지스터 MC의 게이트에는 상기와 같이 인접하는 샘플홀드회로에 인가되는 샘플링펄스, 즉 3상 클럭 CK1~CK3에 응답하여 한단계뒤의 레지스터단에서 출력되는 샘플링펄스가 인버터 INV에 의해 반전되어 구동펄스로서 인가된다.
이때 각 샘플홀드회로 S/H에 있어서 제1전계효과 트랜지스터 MS의 게이트에 인가되는 샘플링펄스와 제2전계효과 트랜지스터 MC의 게이트에 인가되는 샘플링펄스의 관계는 제5도와 같이된다.
제5도의 파선은 인버퍼 INV의 지연시간 편차의 범위를 나타내고 있다.
이 실시예에 있어서는 제1전계효과 트랜지스터 MS의 게이트에 인가되는 샘플링펄스의 후단에서 부터 제2전계효과 트랜지스터 MC의 게이트에 인가되는 펄스신호가 발생되기까지는 3상 클럭 CK1~CK3의 정확히 1클럭 기간에 상당하는 시간의 지연이 있기 때문에 인버터 INV에서의 지연시간에 편차가 있어도 이들의 "H"레벨이 겹치는 일이없다.
즉, 제1전계효과 트랜지스터 MS가 확실히 오프된 후에 제2전계효과 트랜지스터 MC가 온 구동된다.
이와같이 이 실시예의 샘플홀드회로 S/H에 있어서, 제2전계효과 트랜지스터 MC에 의한 과잉신호 전하보상의 동작은 항상 유지캐패시터 CH의 축적전하에 대해서 행해짐으로써 그 효과는 인버터 INV의 지연시간에 따르지 않고 일정하게 된다.
따라서 각 샘플홀드회로에서 같은 입력전위에 대해서 출력전위가 흐트러지는 일이없어 그 출력 전위에 의해 구동되는 액정 디스플레이 장치는 종래의 비해서 고화질이 보증된다.
제6도는 다른 실시예이며, 제1도와 대응하는 부분에는 제1도와 동일부호를 붙여서 상세한 설명은 생략한다.
제6도의 실시예에 의하면 시프트레지스터 SR의 출력단에 각각 복수의 레벨 시프트회로 LU가 접속되어있다.
이들 레벨 시프트회로 LU는 시프트레지스터 SR의 출력단에 출력되는 예를들면 5V의 샘플링펄스를 예를들면 20V의 샘플링펄스로 변환시키기 위해 설치된다.
레벨 시프트 회로 LU는 비반전 출력단자 Q 및 반전출력 단자를 가지고 있으며, 비반전 출력단자 Q는 샘플링용 전계효과 트랜지스터 MS의 게이트에 접속되고, 반전출력단자가 앞단의 샘플링회로의 보상용 전계효과 트랜지스터의 게이트에 접속된다.
이 실시예의 구동회로도 앞의 실시예와 마찬가지로 제3도 및 제4도의 타이밍차트에 따라서 동작하고, 앞의 실시예와 같은 효과가 얻어진다.
제7도는 본 발명의 다른 실시예의 액정 디스플레이 구동회로이다.
제1도와 대응하는 부분에는 제1도와 동일부호를 붙여 상세한 설명은 생략한다.
이 실시예에서는 샘플홀도회로 S/H의 아날로그 스위치를 구성하는 제1전계효과 트랜지스터회로가 제1n채널 전계효과 트랜지스터 MNS와 제3p채널 전계효과 트랜지스터 MPS와의 병렬 접속회로에 의해 구성되어 회로의 동작전압 범위를 넓히고있다.
이들의 전계효과 트랜지스터 MNS 및 MPS는 각각 시프트 레지스터 SR의 Q출력과출력에 의해 구동되어 동시에 온된다.
이에 대응하여 전하보상용의 제2전계효과 트랜지스터 회로도 제2n채널 전계효과 트랜지스터 MNC와 제4p채널 전계효과 트랜지스터 MPC와의 병렬 접속회로로 구성되어있다.
전하보상용의 전계효과 트랜지스터 MNC, MPC의 게이트 구동부에는 인버터를 설치하지 않고, 인접전송단의 샘플링펄스의 Q출력을 p채널 전계효과 트랜지스터 MPC의 게이트에출력을 n채널 전계효과 트랜지스터 MNC의 게이트로 부여하고 있다.
이것은 인버터를 이용하고 있지 않지만, Q 및출력을 각각 인버터에서 반전시켜 n채널 전계효과 트랜지스터 MNC 및 p채널 전계효과 트랜지스터 MPC를 온구동시키는 것과 같다.
이 실시예에서의 샘플홀드회로의 동작은 앞의 실시예와 같으며, 이 실시예에 있어서도 앞의 실시예와 마찬가지로 특성의 편차가 적은 샘플홀드회로를 얻을 수 있다.
또한 이상의 실시예에서는 전하보상용의 제2전계효과 트랜지스터의 게이트를 구동하기 위해 아날로그 스위치로서의 제1전계효과 트랜지스터에 부여되는 샘플링펄스를 발생시키는 레지스터단 보다 한단계뒤의 레지스터단에서 발생되는 샘플링펄스를 이용하였지만, 2단 이상의 레지스터단에서 출력되는 샘플링펄스를 이용하는 것도 가능하다.
그 경우 예를들면 제3도와 같이 샘플링펄스파형의 경우에는 노드(A)의 샘플링펄스에 대해서 한단계 뒤의 레지스터단 노드(B)의 샘플링펄스를 인버터에서 반전시켜 제2전계효과 트랜지스터의 구동펄스로 만드는 것과, 2단뒤의 레지스터단의 노드(C)의 샘플링펄스를 인버터를 통해서 제2전계효과 트랜지스터의 구동펄스로 만드는 것이 같게된다.
제8도의 실시예에 의하면 각 샘플홀드회로 S/H는 RS 플립플롭 FF를 더 갖는다.
RS 플립플롭 FF의 리세트단자 R은 대응하는 레지스터단의 출력단자 및 제1전계효과 트랜지스터 MS에 접속되고, 세트단자는 대응하는 레지스터단의 출력노드에서 4단뒤의 레지스터단의 출력노드에 접속된다.
제9도는 제8도의 나타낸 구동회로의 동작타이밍을 나타내고있다.
이 타이밍 차트에서 이해 할 수 있는 바와같이 이 실시예에서는 3클럭 CK1~CK3에 응답하여 순차 발생되는 샘플링펄스에 의해 1주기 후에 3상 클럭 CK1~CK3에 응답하여 발생되는 한개의 샘플링펄스에 의해 RS 플립플롭 FF가 세트되어 Q출력을 제2전계효과 트랜지스터 MC로 인가한다.
이 실시예에 있어서도 제1전계효과 트랜지스터와 제2전계효과 트랜지스터를 겹치는 일이없이 구동시킬수 있다.
상기 실시예에서는 액정 디스플레이 장치를 설명하였지만, 그 구동회로에 이용되는 샘플홀드회로는 액정디스플레이 구동회로에 한하지 않고, 예를들면 아날로그 메모리의 입력회로 기타의 용도에도 적용할 수 있다.
이상 설명한 바와같이 본 발명에 의하면 전하보상용 전계효과 트랜지스터의 구동 타이밍을 지연시킴으로써 출력특성의 편차를 감소시킨 샘플홀드회로를 제공할 수가 있다.
또 본 발명에 의하면 그와같은 샘플홀드회로를 이용하여 구동회로를 구성함으로써 고화질을 실현시킨 액정 디스플레이 장치를 제공할수 있다.

Claims (12)

  1. 샘플링 홀드회로장치는 샘플링펄스를 순차전송하고, 그 복수의 출력단에서 샘플링펄스를 순차 출력하는 샘플링펄스수단과, 상기 샘플링펄스 전송수단의 복수의 출력단에서 순차 출력되는 샘플링펄스에 각각 응답하여 입력신호를 샘플홀드하는 복수단의 샘플홀드회로에 의해 구성되며, 상기 복수단의 샘플홀드회로의 각각은 샘플링펄스에 대응하는 1개의 응답하여 상기 입력신호를 샘플링하는 제1전계효과 트랜지스터와, 상기 제1전계효과 트랜지스터에 의해 샘플링된 상기 입력신호의 신호전하를 유지하는 전하유지캐패시터와, 게이트 및 서로 공통으로 접속되어 상기 전하 유지 캐패시터에 접속되는 드레인 및 소오스를 가지며, 상기 전하유지 캐패시터에 상기 신호전하에 중첩하여 축척되는 과잉전하를 퇴피시키기 위한 제2전계효과 트랜지스터와, 상기 제1전계효과 트랜지스터에 인가되는 샘플링펄스보다 적어도 1단 지연된 샘플링펄스를 이용하여, 상기 제2전계효과 트랜지스터의 게이트에 인가되는 펄스인가 수단으로 구성되는 것을 특징으로 한다.
  2. 제1항에 있어서, 상기 펄스인가수단은 적어도 한단계뒤의 샘플홀드회로로 공급되는 샘플링펄스를 반전시켜 상기 제2전계효과 트랜지스터의 게이트에 인가하는 수단으로 구성되는 것을 특징으로 하는 회로장치 .
  3. 제1항에 있어서, 상기 펄스인가 수단은 상기 제1전계효과 트랜지스터에 인가되는 상기 샘플링펄스를 출력하는 상기 전송수단의 출력단보다 한단계뒤의 출력단에서 출력되는 샘플링펄스를 반전시키고, 반전펄스를 상기 제2전계효과 트랜지스터에 인가하는 인버터를 구비하는 것을 특징으로 하는 회로장치.
  4. 제1항에 있어서, 상기 전송수단의 출력단에서 순차출력되는 샘플링펄스를 레벨 시프트 하기위해 상기 출력단에 각각 접속되고, 각각 비반전 출력 및 반전 출력을 발생시키는 복수단의 레벨시프트 회로 수단을 또한 가지며, 상기 제1전계효과 트랜지스터는 상기 레벨시프트회로 수단에 대응하는 1개의 비반전 출력에 응답하여 상기 입력신호로 샘플링하고, 상기 펄스인가수단은 제1전계효과 트랜지스터에 비반전 출력을 인가하는 레벨시프트 회로 수단에 인접하는 레벨시프트 회로 수단의 반전 출력을 상기 제2전계효과 트랜지스터에 인가하는 것을 특징으로 하는 샘플홀드회로장치.
  5. 제1항에 있어서, 상기 샘플홀드회로는 각각은 상기 제1전계효과 트랜지스터에 병렬접속되고, 이 트랜지스터와 동시에 온되는 다른 전도채널의 제3전계효과 트랜지스터와 상기 제2전계효과 트랜지스터에 병렬 접속되어 이 제2전계효과 트랜지스터와 동시에 온되는 다른 전도채널의 제4전계효과 트랜지스터를 구비하는 것을 특징으로 하는 샘플홀드회로장치.
  6. 제1항에 있어서, 상기 펄스인가 수단은 상기 전송수단이 대응하는 출력단에 접속되는 리세트단자와 소정수 단후(段後)의 상기 전송수단의 출력단에 접속되는 세트단자와 상기 제1전계효과 트랜지스터의 게이트에 접속되는 출력단자를 갖는 RS 플립플롭 FF를 갖는 것을 특징으로 하는 샘플홀드회로장치.
  7. 액정디스플레이장치는 복수의 화소와 각 화소의 화상신호를 선택적으로 부여하기 위한 복수의 신호선 및 이들 신호선과 교차하는 복수의 주사선이 배열 형성된 액정 디스플레이와, 상기 신호선에 화상신호를 샘플링하여 공급하기위해 상기 신호선에 각각 대응하여 설치된 복수의 샘플홀드회로와 이들에 샘플링펄스를 순차인가하는 샘플링펄스 전송수단을 갖는 구동회로와, 상기 주사선을 선택적으로 구동하는 주사선 선택회로로 구성되며, 상기 샘플홀드회로는 샘플링펄스에 대응하는 1개에 응답하여 상기 입력 신호를 샘플링하는 하는 제1전계효과 트랜지스터와, 상기 제1전계효과 트랜지스터에 의해 샘플링된 상기 입력신호의 신호전하를 유지하는 전하 유지 캐패시터와, 게이트 및 서로 공통으로 접속되어 상기 전하 유지 캐패시터에 접속되는 드레인 및 소오스를 가지며, 상기 전하 유지캐패시터에 상기 신호전하에 중첩하여 축척되는 과잉전하를 피하기 위한 제2전계효과 트랜지스터와, 상기 제1전계효과 트랜지스터에 인가되는 샘플링펄스보다 적어도 1단 지연된 샘플링펄스를 이용하여 상기 제2전계효과 트랜지스터의 게이트에 인가하는 펄스인가 수단으로 구성되는 것을 특징으로 한다.
  8. 제7항에 있어서, 상기 펄스인가수단은 적어도 한단계뒤의 샘플홀드회로에 공급되는 샘플링펄스를 반전시켜 상기 제2전계효과 트랜지스터의 게이트에 인가하는 수단을 구성되는 것을 특징으로 하는 샘플홀드 회로장치.
  9. 제7항에 있어서, 상기 펄스인가수단은 상기 제1전계효과 트랜지스터에 인가되는 상기 샘플링펄스를 출력하는 상기 전송수단의 출력단 보다 한단계뒤의 출력단에서 출력되는 샘플링펄스를 반전시키고, 반전펄스를 상기 제2전계효과 트랜지스터에 인가하는 인버터를 갖는 것을 특징으로 하는 샘플홀드회로장치.
  10. 제7항에 있어서, 상기 전송수단의 출력단에서 순차 출력되는 샘플링펄스를 레벨 시프트하기 위해 상기 출력단에 각각 접속되고, 각각 비반전 출력 및 반전출력을 발생시키는 복수단의 레벨시프트 회로 수단을 더 구비하며, 상기 제1전계효과 트랜지스터는 상기 레벨 시프트 회로수단에 대응하는 한개의 비반전 출력에 응답하여 상기 입력신호를 샘플링하고, 상기 펄스인가수단은 제1전계효과 트랜지스터에 비반전 출력을 인가하는 레벨 시프트로 회로 수단에 인접하는 레벨 시프트 회로수단의 반전 출력을 상기 제2전계효과 트랜지스터에 인가하는 것을 특징으로 하는 샘플홀드회로장치.
  11. 제7항에 있어서, 상기 샘플홀드회로의 각각은 상기 제1전계효과 트랜지스터에 병렬 접속되고, 이 트랜지스터와 동시에 온되는 다른 전도채널형의 제3전계효과 트랜지스터와, 상기 제2전계효과 트랜지스터에 병렬 접속되어 이 제2전계효과 트랜지스터와 동시에 온되는 다른 전도 채널형의 제4전계효과 트랜지스터를 갖는 것을 특징으로하는 샘플홀드회로장치.
  12. 제7항에 있어서, 상기 펄스인가 수단은 상기 전송수단에 대응하는 출력단에 접속되는 리세트단자와, 소정수단후의 상기 전송수단의 출력단에 접속되는 세트단자와, 상기 제1전계효과 트랜지스터의 게이트에 접속되는 출력단자를 구비한 RS 플립플롭 FF를 갖는 것을 특징으로 하는 샘플링홀드회로장치.
KR1019910020213A 1990-11-15 1991-11-14 샘플홀드 회로 및 그것을 이용한 액정디스플레이 장치 KR940008178B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1990-307309 1990-11-15
JP90-307309 1990-11-15
JP2307309A JPH04179996A (ja) 1990-11-15 1990-11-15 サンプルホールド回路およびこれを用いた液晶ディスプレイ装置

Publications (2)

Publication Number Publication Date
KR920010339A KR920010339A (ko) 1992-06-26
KR940008178B1 true KR940008178B1 (ko) 1994-09-07

Family

ID=17967599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020213A KR940008178B1 (ko) 1990-11-15 1991-11-14 샘플홀드 회로 및 그것을 이용한 액정디스플레이 장치

Country Status (3)

Country Link
US (1) US5252957A (ko)
JP (1) JPH04179996A (ko)
KR (1) KR940008178B1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162670A (en) * 1990-01-26 1992-11-10 Kabushiki Kaisha Toshiba Sample-and-hold circuit device
EP0559321B1 (en) * 1992-01-31 1997-07-09 Canon Kabushiki Kaisha Active matrix liquid crystal light valve with driver circuit
JP3067059B2 (ja) * 1992-07-09 2000-07-17 シャープ株式会社 サンプルホールド回路
US5396261A (en) * 1993-03-01 1995-03-07 Wah-Iii Technology Corporation Polysilicon gate bus with interspersed buffers for driving a row of pixels in an active matrix liquid crystal display
JPH07160213A (ja) * 1993-12-08 1995-06-23 Canon Inc 画像表示システム
US5734366A (en) * 1993-12-09 1998-03-31 Sharp Kabushiki Kaisha Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device
TW255032B (ko) * 1993-12-20 1995-08-21 Sharp Kk
JP2827867B2 (ja) * 1993-12-27 1998-11-25 日本電気株式会社 マトリックス表示装置のデータドライバ
JPH07210116A (ja) * 1993-12-28 1995-08-11 Internatl Business Mach Corp <Ibm> 液晶駆動装置及び液晶駆動方法
US5657040A (en) * 1993-12-29 1997-08-12 Casio Computer Co., Ltd. Driving apparatus for stably driving high-definition and large screen liquid crystal display panels
JP3451717B2 (ja) * 1994-04-22 2003-09-29 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3482683B2 (ja) * 1994-04-22 2003-12-22 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
US5453710A (en) * 1994-05-10 1995-09-26 Analog Devices, Inc. Quasi-passive switched-capacitor (SC) delay line
US5633653A (en) * 1994-08-31 1997-05-27 David Sarnoff Research Center, Inc. Simultaneous sampling of demultiplexed data and driving of an LCD pixel array with ping-pong effect
JP3135810B2 (ja) * 1995-01-31 2001-02-19 シャープ株式会社 画像表示装置
US5600345A (en) * 1995-03-06 1997-02-04 Thomson Consumer Electronics, S.A. Amplifier with pixel voltage compensation for a display
JP3424387B2 (ja) * 1995-04-11 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置
JP3520131B2 (ja) * 1995-05-15 2004-04-19 株式会社東芝 液晶表示装置
JPH09275570A (ja) * 1996-04-08 1997-10-21 Sony Corp アナログ遅延回路
GB2323957A (en) 1997-04-04 1998-10-07 Sharp Kk Active matrix drive circuits
JPH10340070A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
WO1999005567A1 (en) * 1997-07-22 1999-02-04 Koninklijke Philips Electronics N.V. Display device
JP3930992B2 (ja) * 1999-02-10 2007-06-13 株式会社日立製作所 液晶表示パネル用駆動回路及び液晶表示装置
JP3473745B2 (ja) * 1999-05-28 2003-12-08 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
KR100696266B1 (ko) * 2000-08-11 2007-03-19 엘지.필립스 엘시디 주식회사 아날로그 버퍼 및 그의 구동방법
KR100769159B1 (ko) * 2000-12-28 2007-10-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 장치 및 그 구동방법
KR100690522B1 (ko) * 2002-01-22 2007-03-09 세이코 엡슨 가부시키가이샤 제어 신호의 생성 방법, 제어 신호 생성 회로, 데이터선구동 회로, 소자 기판, 전기 광학 장치 및 전자 기기
JP4046015B2 (ja) * 2002-06-07 2008-02-13 セイコーエプソン株式会社 電子回路、電子装置、電気光学装置及び電子機器
TW591594B (en) * 2003-05-19 2004-06-11 Au Optronics Corp LCD and internal sampling circuit thereof
KR101169052B1 (ko) 2005-06-30 2012-07-27 엘지디스플레이 주식회사 액정표시장치의 아날로그 샘플링 장치
TWI356374B (en) * 2006-11-21 2012-01-11 Chimei Innolux Corp Liquid crystal display
US10283040B2 (en) * 2015-02-03 2019-05-07 Sharp Kabushiki Kaisha Data signal line drive circuit, data signal line drive method and display device
US9922608B2 (en) 2015-05-27 2018-03-20 Apple Inc. Electronic device display with charge accumulation tracker

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309630A (en) * 1979-12-10 1982-01-05 Bell Telephone Laboratories, Incorporated Buffer circuitry
JPS5741078A (en) * 1980-08-22 1982-03-06 Seiko Epson Corp Synchronizing circuit of matrix television
US4467227A (en) * 1981-10-29 1984-08-21 Hughes Aircraft Company Channel charge compensation switch with first order process independence
JPS6132093A (ja) * 1984-07-23 1986-02-14 シャープ株式会社 液晶表示装置の駆動回路
JPH0654961B2 (ja) * 1985-04-10 1994-07-20 松下電器産業株式会社 サンプルホ−ルド回路
US4781437A (en) * 1987-12-21 1988-11-01 Hughes Aircraft Company Display line driver with automatic uniformity compensation
US5061920A (en) * 1988-12-20 1991-10-29 Honeywell Inc. Saturating column driver for grey scale LCD
US5041823A (en) * 1988-12-29 1991-08-20 Honeywell Inc. Flicker-free liquid crystal display driver system

Also Published As

Publication number Publication date
JPH04179996A (ja) 1992-06-26
KR920010339A (ko) 1992-06-26
US5252957A (en) 1993-10-12

Similar Documents

Publication Publication Date Title
KR940008178B1 (ko) 샘플홀드 회로 및 그것을 이용한 액정디스플레이 장치
KR890000649B1 (ko) 2차원 어드레스 장치
EP0553823A2 (en) Horizontal driver circuit with fixed pattern eliminating function
US4779085A (en) Matrix display panel having alternating scan pulses generated within one frame scan period
EP0216168A2 (en) Method of driving a display panel
DE69126171T2 (de) Spaltenelektrodetreiberschaltung für ein Anzeigegerät
US5721563A (en) Active matrix liquid crystal drive circuit capable of correcting offset voltage
KR100258041B1 (ko) 고체촬상장치
KR940000599B1 (ko) 액정 디스플레이 장치
JPH02209091A (ja) 液晶ディスプレイ装置
JPH0654961B2 (ja) サンプルホ−ルド回路
KR970004242B1 (ko) 표시장치의 구동회로
KR100296203B1 (ko) 액티브매트릭스형화상표시장치및그의구동방법
US4785297A (en) Driver circuit for matrix type display device
JPH05316431A (ja) 固体撮像装置
KR100205259B1 (ko) 액티브매트릭스 액정디스플레이의 구동회로
EP0408025B1 (en) Charge transfer device and solid state image pickup device using charge transfer device
JPH10133174A (ja) 液晶ディスプレイの駆動装置
US6043812A (en) Liquid crystal drive circuit and liquid crystal display device
JP2676916B2 (ja) 液晶ディスプレイ装置
JP2874190B2 (ja) 液晶ディスプレイ装置
JPH0450708Y2 (ko)
JPH0219456B2 (ko)
JPH0627915B2 (ja) 液晶表示装置
JPH0614720B2 (ja) 液晶デイスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee